基于FPGA内部信号实时监测方法研究.docVIP

基于FPGA内部信号实时监测方法研究 　　摘要：文章论述了利用SignalTapII嵌入式逻辑分析仪如何实时监测FPGA内部信号，通过一个十进制计数器的设计实例，阐述用SignalTapII对FPGA调试的具体方法和调试步骤。 　　关键词：FPGA；嵌入式逻辑分析仪；SignalTap 　　 　　FPGA(Field Programmable Gate Array)即现场可编程门阵列，在通信、数据处理、网络、仪器、工业控制、军事和航空航天等众多领域得到了广泛应用。在设计基于FPGA的电子系统时，一般需要用示波器、逻辑分析仪等外部测试设备进行输入输出信号的测试，借助测试探头把信号送到测试设备上进行观察分析。当然，前提是需要保留足够多的引脚，以便能选择信号来驱动I/O进行测试。但是随着FPGA向低成本、低功耗、高性能方向发展，其I/0引脚大多采用微间距TQFP或BGA封装工艺，因而使引出多种内部信号的I/O引脚以及FPGA的验证工作变得非常困难，外部测试探头有影响FPGA信号时序和完整性的可能。此外，外部逻辑分析仪价格昂贵。 　　Altera公司提供的内嵌入式逻辑分析仪SignalTapII的解决方案，测试时不需外接探针，在芯片正常工作的情况下便可收集分析数据。 　　 　　1SignalTapII嵌入式逻辑分析仪的特点 　　 　　SignalTapII嵌入逻辑分析仪集成到Quartus II设计软件中，能够捕捉和显示可编程单芯片系统(SOPC)设计中实时信号的状态，研发者就能在整个设计过程中以系统级的速度观察硬件和软件的交互作用。它支持多达1024个通道，采样深度高达128Kb，每个分析仪均有10级触发I/O，从而增加了采样的精度。SignalTapII为设计者提供了业界领先的SOPC设计的实时可视性，能够大大减少验证过程所花费的时间。SignalTapII将逻辑分析模块嵌入到FPGA中，逻辑分析模块对待测节点的数据进行捕捉，数据通过JTAG接口从FPGA传送到Quartus II软件中显示。使用SignalTapII无需额外的逻辑分析设备，只需将一根JTAG接口的下载电缆连接到要调试的FPGA器件。SignalTapII对FPGA的引脚和内部的连线信号进行捕捉后，将数据存储在一定的RAM块中。因此，需要用于捕捉的采样时钟信号和保存被测信号的一定点数的RAM块。 　　 　　2SignalTapII应用实例 　　 　　本文以十进制计数器为例介绍基于Quartus6.1中的SignalTapⅡ进行信号实时测试的使用过程。 　　2.1 建立SignalTapII文件 　　在十进制计数器设计完成并编译后，即可创建一个SignalTapII文件，直接建立.stp文件，并利用SignalTapII Editor配置逻辑分析仪的各种参数。 　　2.2 添加被测信号 　　在Setup窗口的空白处双击，弹出Node Finder窗口，单击List按钮，即在左栏出现此工程相关的所有信号，包括内部信号，选择需要观察的信号名，4位输出总线信号CQ、内部4锁存器总线CQI信号和COUT。单击OK按钮即将信号调入SignalTapII信号观察窗。 　　2.3 SignalTapII参数设置 　　对SignalTapII的参数进行设置(如图１所示)。逻辑分析仪的采样时钟选为工程的主频时钟信号CLK；采样深度设为1Kb。在Buffer acquisition mode框中的Circulate栏设定采样深度中起始触发的位置，选择前点触发(Pre rigger position)。最后选择触发信号和触发方式，在Trigger框中的Trigger栏选择1；选中Trigger前面的复选框，并在Source栏选择触发信号，在此选择EN作为触发信号，在Pattern栏选择上升沿触发方式。 　　 　　图1 SignalTapII参数设置图 　　2.4 编译下载 　　将SignalTapII文件与工程捆绑在一起编译/综合/适配，当编译成功后，打开SignalTapII窗口，打开实验平台电源，连接JTAG编程口，然后选择硬件通信模式USB-Blaster，单击Scan Chain对实验板进行扫描，成功后即可在窗口中显示FPGA的型号，表示系统JATG通信正常，可以进行下载。选择配置文件(.sof)将此文件下载到实验台上。 　　2.5 采样分析 　　下载成功后，单击Autorun Analysis按钮，运行SignalTabII逻辑分析仪。利用JTAG接口将数据上传到调试软件中，根据实时运行的结果对设计进行调试。采样结果如图２所示。 　　 　　图2 SignalTapII采样已被启动 　　如果希望观察到将要形成模拟波形的数字