基于FPGA布尔匹配算法改进研究.docVIP

基于FPGA布尔匹配算法改进研究 　　摘要：文中首先介绍了布尔匹配与FPGA的关系，分析了布尔匹配问题转化为可满足性问题，针对布尔匹配算法的问题提出了改进措施，通过异构的查找表来映射电路可以减小关键路径上的时间延迟通过把可编程逻辑单元的输入划分为等价类，能够有效加快布尔匹配的速度。 　　关键词：FPGA 布尔匹配算法 算法改进 　　中图分类号: TN791 文献标识码：A 文章编号：1007-9416(2011)10-0109-02 　　 　　1、布尔匹配与FPGA的关系 　　FPGA（FPGAField－Programmable Gate Array，即现场可编程门阵列）是一种可以直接编写程序的芯片组。可编写程序是指芯片在制造出厂后，程序编写者能够对给芯片组进行加载不同的配置参数或文件来实现不同的电路功能。 　　在应用异构FPGA的技术映射过程中，布尔匹配是一个相当重要环节。布尔匹配目前主要应用在集成电路设计中的技术映射过程阶段。与树匹配的方法[2]相比，布尔匹配具有最佳的映射效果，其理由是树匹配属于拓扑型结构的，而布尔匹配则是属于布尔函数的，现实中大多时候树匹配是无法判断映射问题的，基本上都可以用布尔匹配来解决问题。 　　2、布尔匹配问题转化为可满足性问题 　　FPGA对于可编程逻辑区域内的不可编程器件，是可以把器件的相关逻辑功能通过输出变量和输入变量来组成的合取范式的方法来表示。 　　算法2.1通过真值表来构造CNF的实现过程如下： 　　Stepl对每个门表示的函数f，假定它的输入为χ1，χ2，...，χn，输出为y，为该逻辑门构造一个表示特征函数的真值表，即(yf(χ1,χ2,…,χn)) 。真值表表示了对于该逻辑门而言哪些输入和输出的组合是合法的。 　　Step2对步1中的真值表中的闭集(off-set，即最右一列为假的那些项)构造一个积之和公式，用来表示真值表中不合法的输入输出组合，记该公式为?瑕铡? 　　Step3应用DeMorgan律，φ=?瑁é瑕眨?，得到表示该门的CNF公式。 　　Step4对于形如(χ+α)和形如(?瑕?+α)的子句，可以将它们合并为一个子句α。其中α是文字的析取。这个处理过程在SAT求解的术语中称为消解(resolution)。 　　这一步相当于化简，并不是必须的。 　　2.1 可编程逻辑块到CNF的转换 　　在一个可编程的逻辑块内，可能既有专门的宏门电路，也有查找表。将一个布尔表达式变换成CNF形式有多种方法，算法2.1给出了一种基于真值表的方法，将每个基本的门或者查找表转换成CNF。 　　例如，对于两输入的或门电路，如果它的两个输入分别为χ和y，输出为z，按算法2.1中的步骤1。 　　按步骤2，由真值表中闭集构造出公式为 　　对于查找表，也可以算法2.1来进行处理，例如，图2.1是一个两输入的查找表，它的配置位为L0L1L2L3，当χ1χ2的输入值为00时，选中L0输出，当χ1χ2,的输入值为01时，选中L1,输出，以此类推。按算法2.1的第一步列出真值表，显然可以得到不合法的输入(即闭集)。 　　函数f的真值表 (b)一个可编程逻辑块 　　把这些项组成一个析取范式，然后取反，就可以得到这个查找表对应的CNF公式: 　　对于由多个门和查找表构成的可编程逻辑单元，为每个门或者查找表增加一个表示它的输出的中间变量，然后分别为每个门或者查找表按照输入和输出关系来构造相应的CNF公式，再把这些公式合取就得了最终的CNF公式。 　　2.2 布尔匹配问题到可满性问题的转换 　　通过将布尔匹配相关问题转化为可以满足性相关问题，并根据2.1算法可知，应用CNF公式的函数来表示FPGA可编程逻辑模块的功能，其中用到的变量有。意指是输入信号，变量名为意指查找表对应的配置位信息，变量名为，意指FPGA可编程逻辑模块内中心间的连接信号，0意为输出。用方法来表示输入输出值为f的布尔函数。如果F也是应用CNF方法来表示的，那么可以用布尔变换的方法把它转换成CNF的形式。 　　从上面转换来看布尔匹配问题就如同是通过判断是否存一组配置信息的过程，对于输入任意的，就会在存在中间信号变量，从而使得FPGA可编程逻辑模块的输出与函数之间输出内容f的相等。假如通过形式化的方式来描述算法，那么布尔匹配问题就是如同需要判断下面的量化后的布尔公式是否可满足的问题： 　　公式(2-1) 　　应用以下公式可以消除存在量一词和全称量词: 　　公式(2-2) 　　公式(2-3) 　　其中f(χ=1)是应用函数f中的变量χ来置1而得到的，同理，f(χ=0)是通过函数f中的变量χ置0而得到的。 　　通过分析公式(2-1)的可满足性，我们以式(2-2)、((2-3)进行先预处理