基于FPGA技术无线网络伪随机码快速捕获研究.docVIP

基于FPGA技术无线网络伪随机码快速捕获研究 　　[摘 要] 无线网络终端必须在短时间内快速捕获到无线网络信号，将捕获到的无线网络信号传递给跟踪过程,再通过跟踪过程解调得到AP的导航电文，所以怎样快速捕获到AP信号是无线网络终端的一个最重要的部分。而在这个过程中，对伪随机码的捕获占据了非常重要的位置，本文基于FPGA对无线网络伪随机码快速捕获的进行了研究与设计。 　　[关键词] 无线网络 伪随机码 时域 捕获 　　1 引 言 　　无线网络信号的捕获主要的对载波频率和伪随机码的捕获，解调得到导航电文，对载波频率的捕获采取二维的搜索过程，对于运动速度很小或者几乎静止的无线网络终端，它的多普勒频移是很小的，在-5KHz―+5KHz范围之内。 　　 　　 　　 　　 　　 　　 　　 　　 　　 　　图1 时域内的二维搜索过程示意图 　　即开始在-5KHz―+5KHz之间搜索，然后再在取得最大相关值得频点正负500Hz范围内进行第二轮搜索，整个捕获的最终目的是消除多普勒频率并且实现C/A码与本地码的同步。一般地在时域的相关处理中，我们需在特定的一个多普勒频移上完成一个码周期所有相位的相关计算，然后进行下一个多普勒频移上的相关，完成整个二维的搜索过程[1]。 　　伪码捕获环路如图2所示：本地载波发生器产生的两路互相正交的信号分别和输入信号相乘得到两路基带信号――正交支路和同相支路。将这两路信号分别和本地码进行相关，将相关的结果进行累加，将累加的结果进行平方后与事先设定好的阈值进行比较，如果大于阈值则判断捕获到了信号，如果小于这个阈值就判断没有捕获到信号，这是平方比较器会自动调整本地码发生器和本地载波发生器来进行别的码相位或者载波频率的搜索[2]。 　　 　　 　　 　　 　　 　　 　　 　　 　　 　　图2 伪码捕获环路 　　我们在得到峰值后，可以根据峰的位置得到码相位差、载波相位差、反馈给跟踪过程以及后面的软件处理阶段，完成捕获过程。 　　2 捕获方法选择 　　目前无线网络信号的捕获一般有时域捕获方法和频域捕获方法，包括串行滑动相关、并行滑动相关、频域里FFT相关。现分别简单介绍如下： 　　2．1 串行滑动相关方法 　　串行捕获方案中，由于经过一个码序列周期之后才能累加出一个相关值，与预设门限比较后才能发生一次相位滑动，故遍历整个周期码相位所需要的时间会非常长。但这种方案所实现的资源需要最少，成本最低。图3是串行方案的结构框架图 　　 　　 　　 　　 　　 　　 　　 　　 　　图3 串行捕获方案 　　2.2 并行滑动相关捕获方法 　　并行方案是利用C/A码序列的特定相位并行计算各个码的相关值，但是由于每个并行之路要进行相关计算，故资源消耗是很大的，根据本文的设计需要4096个寄存器、4096个乘法器（XOR）、以及4096位的累加器。这种结构非常类似匹配滤波器的结构，实现中同样需要大量的硬件支持。 　　 　　 　　 　　 　　 　　 　　 　　 　　 　　 　　图4 并行捕获方案 　　2.3 频域里实现相关捕获的方法 　　频域里实现相关捕获的方法是指采取FFT将数据从时域转换到频域[4]，算完之后再转换到时域，这样节省捕获时候的相关计算，提高无线网络芯片的灵敏度。但和并行方案一样，虽然时间上消耗很小，但硬件上的资源消耗相当大。 　　 　　 　　 　　 　　 　　 　　图5 基于FFT实现的捕获方法[5] 　　综上所诉，串行方案硬件上消耗最小。虽然时间上消耗大，而并行方案以及在频域里面用FFT和IFFT的实现方案，时间上消耗虽小，但硬件上消耗太大。成本太高，这样的方案只适合军事等需要快速高精度实现快速捕获和跟踪的系统, 在本设计中，我们采取串并结合捕获方案，将数据由1023四倍采样到4092然后采取补“0”法补到4096[3]，这样把4096个数据每32个为一组进行相关累加运算，共进行128次。 　　3 捕获模块设计思路 　　下面详细讨论整个串并结合捕获方案，其中含几个基本模块，本地C/A码发生器，移相模块，相关累加器，排序逻辑，峰值检测模块。 　　3.1 本地C/A码发生器 　　码发生器使用两个10级反馈移位寄存器产生的G码组成，其产生码长为N=210-1=1023，这两个移位寄存器分别对应两个M序列G1和G2，两个移位寄存器分别使用2输入异或门和6输入异或门通过线性反馈方式连接。通过在G2寄存器对应位抽取抽头并使各抽头通过异或产生G2序列的不同平移等价序列。 　　 　　 　　 　　 　　 　　 　　 　　 　　 　　 　　图6C/A码发生器结构图[6] 　　3.2 移相