基于FPGA通信信号数字滤波技术.docVIP

基于FPGA通信信号数字滤波技术 　　摘要： 在简单介绍FPGA技术的基础上，主要就通信信号的高效滤波技术的FPGA实现进行较为详细的论述，其中主要是信号滤波的FPGA实现基本方法。 　　关键词： FPGA；通信信号；信号滤波 　　中图分类号：TN 文献标识码：A 文章编号：1671－7597（2011）0310032－01 　　 　　数字滤波器是现代通信系统中起支撑作用的关键设备。现代的通信系统对通信信号的带宽、实时处理能力、集成化程度以及低功耗等方面的要求可以说是极其的严苛，而这就需要高性能的数字滤波器的支持。主要表现为：在满足基本的滤波性能要求的基础之上，要求处理速度更快，电路的复杂程度尽可能降低，同时所耗费的功率应消耗功率应尽可能小。有时候还需要满足一些特殊的要求，诸如滤波器的参数能够进行自适应调整等。从上面的要求我们能明显的看到，这些要求之间或多或少都存在着一些制约，而这给通信信号数字滤波技术的发展带来了一定的挑战。 　　1 FPGA技术 　　FPGA，即现场可编程门阵列，该技术是在PAL、GAL、CPLD等可编程器件的基础之上进一步发展起来的新型技术。该技术主要是用作为专用集成电路（ASIC）领域中的半定制电路，它不但能有效的解决定制电路的不足，同时又能克服原有可编程器件门电路数有限的缺点。 　　FPGA能完成几乎任何数字器件功能，从高性能的CPU到简单的小规模集成电路等，都可以采用FPGA来实现。设计人员既可通过普通的原理图输入法，又可以采用硬件描述语言的方式对数字系统进行自由的设计。然后通过软件仿真，实现对设计出的系统的正确性进行验证。即使在PCB完成之后，也还可以通过FPGA的在线修改能力对系统进行随时的修改而不需要对硬件电路进行改动。这样能大大的缩短设计开发时间，减少PCB面积，提高整个系统的可靠性。我们可以说FPGA技术的问世为高要求的滤波实现提供有力的理论支持。 　　2 信号滤波的FPGA实现方法 　　实现的方法主要包括乘法器的实现、低功耗的实现以及嵌入式逻辑分析仪的使用三个方面，下面主要就这三个方面进行较为详细的论述。 　　2.1 乘法器的实现 　　乘法器是在数字滤波运算中使用量最大的一个运算单元，采用FPGA的实现方法主要有： 　　1）选择实现乘法器单元的基本方法，这将决定它们能运行多快。一般包括两个方法：通过在FPGA内实现逻辑的查找表（LUT）来实现；抑或采用FPGA的专用DSP单元（通常专用的DSP单元不但拥有高速并占用较少的LUT）。 　　2）乘法器使用的数目。假若以运算速度作为终极目标，我们一般采用完全并行的形式来实现，这时乘法器的数目应该等于FIR滤波器中抽头的数目。一般情况下，我们通过允许部分乘法器的共享来减少乘法器的数目。 　　3）最终的实现。将系数输入到产生FIR的工具中，并指定乘法器的数目。 　　2.2 低功耗的实现 　　随着FPGA的运算速度愈来愈快，使用密度愈来愈高，可用的逻辑资源也不断增多，这些都会直接导致其功耗的增加。随着人们节能意识的提高，人们对设备的节能性能要求不断提高。下面我们从几个方面对低功耗的实现稍作探讨。 　　1）选用合适的器件。系统中并不是所有的器件都具有完全相同的、静止的功耗。就一般而言，器件的工艺技术尺寸愈小，其消耗的功耗也愈越大。 　　2）时钟使能管理。通常在一个设计的所有吸收功耗的信号之中，时钟是其中的一个关键因素。假若我们设计的某一个部分能处于非活动的状态，这时可以考虑使用一个BUFGMUX来阻止时钟树的翻转，而不是采用时钟使能。 　　3）对使能信号加以正确的使用。当总线上的数据和寄存器相关时，我们通常采用片选或时钟使能逻辑对寄存器的使能加以控制，尽早的对该逻辑进行“数据使能”措施，以防止数据总线与时钟使能寄存器的组合逻辑之间出现不必要的转换。 　　2.3 嵌入式逻辑分析仪的使用 　　随着所使用的FPGA容量的不断增加，FPGA的设计也日趋复杂，其设计调试工作也变得越来越繁琐。为了能提高设计效率，提高设计的可靠性能，我们需要一个简单可靠的测试工具。 　　目前，大多数都采用Quartus II软件，它是由Altera公司开发完成的，它集成了嵌入式的逻辑分析仪SignalTapII，通过它我们可以捕获并显示SOPC系统设计过程中实时信号的状态，这就使得开发者能够在整个系统的设计古城中实时的观察到硬件及软件的交互作用。其中，对于逻辑分析仪的设置是一个主要步骤，主要包括采样时钟、被测信号、采样深度、uffer acquisition mode、触发级别以及触发条件几个方面的设置，其过程较为公式化且繁琐，在这里不再赘述。 　　3 总结 　　FPGA技术正不断的发展，在数字信号处理领域中，FPGA将逐步占到主