StratixIVGX器件的RapidIO动态.PDFVIP

Stratix IV GX 器件的 RapidIO 动态 数据速率重配置参考设计 AN-6 17-1.0 应用笔记 RapidIO 动态数据速率重配置参考设计演示了如何通过使用 ALTGX_RECONFIG 宏功能以 及 Stratix® ® IV GX EP4SGX230KF40C3ES 信号完整性收发器开发板，来对 RapidIO MegaCore® 功能模块数据速率进行重配置。ALTGX_RECONFIG 宏功能支持在运行阶段对 数据速率进行修改，而无需重编译您的设计。 本应用笔记包含以下几部分内容： ■ “ 功能描述 ” ■ “使用参考设计 ”( 第 11 页 ) ■ “验证的测试用例 ( 双板连接 )”( 第 16 页 ) f 要了解关于 RapidIO MegaCore 功能的详细信息，请参考 RapidIO MegaCore Function User Guide. 功能描述 ® 参考设计采用 Nios II 嵌入式处理器来控制动态重配置过程。通过对 Nios II 处理器 提供软件命令，来处理和执行数据速率重配置。重配置过程触发了 ALTGX_RECONFIG 宏 功能，以使用所需的数据速率对 RapidIO MegaCore 功能收发器进行重配置。 参考设计通过采用通道和时钟管理单元锁相环 (Channel and CMU PLL) 重配置模式来 对 RapidIO MegaCore 中的收发器进行重配置。Channel and CMU PLL 重配置模式使用 存储器初始化文件 (.mif) 来更改收发器设置，例如数据速率。参考设计重配置 RapidIO MegaCore 功能的发送 (TX) 和接收 (RX) 通道。 © 2010 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX are Reg. U.S. Pat. Tm. Off. and/or trademarks of Altera Corporation in the U.S. and other countries. All other trademarks and service marks are the property of their respective holders as described at /common/legal.html . Altera warrants performance of its semiconductor products to curr