基于FPGA直接数字频率合成电路.docVIP

基于FPGA直接数字频率合成电路 　　摘要：本文在根据直接数字频率合成(DDS)的基本原理，采用EDA技术自顶向下的设计方法，提出了一个基于FPGA的直接数字频率合成(DDS)电路的设计方案，采用VHDL硬件描述语言设计了DDS电路系统的各个模块，在实验室的GX-SOC/SOPC-Dev-Lab Platform开发实验平台上进行硬件调试。采用FPGA设计的DDS电路系统具有可靠性高、维护升级便捷、扩展性强等特点，具有很好的应用价值。 　　关键词：直接数字频率合成 现场可编程门阵列 VHDL 　　ABSTRACT:This paper depends on the basic principles of Direct Digital Synthesis(DDS), based on EDA technology with top-down design method, the scheme of FPGA-based DDS circuit is proposed, all modules of the DDS circuit system are designed by using VHDL hardware description language, and the system is committed to hardware debugging on GX-SOC/Dev SOPC-Lab Platform which is placed in the laboratory of my academy. DDS circuit system based on FPGA has high reliability, better maintainability, ease of update and strong expandability. The system has a certain application value. 　　Key words：DDS; FPGA; VHDL 　　 　　 频率合成背景 　　 频率综合或者频率合成指由一个或者多个频率稳定度、精确度很高的参考信号通过频率域的线性运算，产生有同样稳定度和精确度的大量离散频率的过程。实现频率合成的电路称为频率合成器。 　　 直接数字频率合成(DDS，Digital Direct Frequency Synthesis)是一种比较新颖的频率合成方法。随着科学技术的日益发展这种频率合成方法也越来越体现出它的优越性来。DDS是在一组存储器单元中按照信号波形数据点的输出次序存储了将要输出波形的数据，在控制电路的协调控制下，以一定的速率，周而复始地将波形数据依次发送给D/A转换器转换成相应的模拟信号。由于用硬件电路取代了计算机的控制，信号输出稳定度高。如需更新输出信号，不必改动任何线路和元器件，只需改写存储器中的波形数据即可。更主要的是，可以将微处理器从信号输出的负担中解脱出来。 　　 DDS的基本结构主要由相位累加器、波形ROM、D/A转换器和低通滤波器四个部分构成. 　　 整个DDS系统在统一的参考时钟下工作，每个时钟周期相位累加器作加法运算一次。加法运算的步进越大，相应合成的相位值变化越快，输出信号的频率也就越高。对于幅值归一化的正弦波信号的瞬时幅值完全由瞬时相位来决定，因为ω=dΦ(t)/dt，所以相位变化越快，信号的频率越高。ROM表完成将累加器相位信息转换为幅值信息的功能。再由D/A完成数字抽样信号到连续时域信号的转换，D/A输出的台阶信号再经低通滤波器来平滑，以得到精确的连续正弦信号波形。 　　 系统设计方案 　　 设计的直接数字频率合成(DDS)电路可实现正弦波、三角波、方波和低电平的输出。通过按键控制波形的输出选择，通过开关控制波形的频率选择，LED显示波形频率和波形输出，最后通过D/A芯片实现波形的输出。其频率范围为0~12.5MHz。 　　 系统总体设计方框图如图4-1所示。FPGA内部包括四个模块电路，分别是频率控制模块、波形产生模块、输出选择模块和D\A转换模块。频率控制模块接收外部四个开关(SWA1、SWA2、SWA3和SWA4)的输入，产生相应的分频数，并根据分频数，得到并输出分频之后的时钟信号。波形产生模块根据分频之后的时钟信号，生成相应的波形复制幅值数据。输出选择模块通过接收外部两个按键(F1、F2)的输入键值及波形产生模块输入的所有波形的幅值数据，输出与键值相对应的波形的幅值数据。D/A转换模块接收来自输出选择模块所输出的波形幅值数据，因为这些数据是二进制的，D/A转换模块将波形数据从八位二进制这样的数字量转换成一位输出的连续的模拟量，从而得到实际波形，以满足实际情况下对信号波形的要求。 　　 频率控