基于FPGA空间存储器纠错系统.docVIP

基于FPGA空间存储器纠错系统 　　摘要:国际空间站上AMS存储系统受到高能粒子的轰击，可能对随机存储器（RAM）电路产生影响，改变半导体存储器件的逻辑状态，导致存储单元在逻辑‘0’与‘1’之间发生翻转，产生一些关键存储数据出错和控制程序跑飞等问题。本文提出了基于纠错编码基本原理的BCH(31，16)算法，该算法能够有效解决三位随机错误的纠正问题，其译码算法采用错误图样查找法。利用Verilog DHL编程语言来设计BCH(31，16)码的编码与解码，并下载到FPGA开发板上进行电路验证。 　　关键词:BCH码 FPGA VerilogHDL AMS 　　 　　1、引言 　　 　　阿尔法磁谱仪(Alpha Magnetic Spectrometer，AMS）实验室是丁肇中博士领导的由美、俄、德、法、中等16个国家和地区共300多名科学家参加的大型国际合作项目。它是国际空间站上唯一大型物理实验，是人类第一次在太空中精密地测量高能量带电原子核粒子的实验。其目的是为寻找反物质所组成的宇宙和暗物质的来源以及测量宇宙线的来源。 　　 但是对于AMS实验的空间电子系统，同样会受到高能粒子的袭击，导致存储器的内容发生变化，改写半导体存储器件的逻辑状态，导致存储单元在逻辑‘0’与‘1’之间发生翻转，使存储的关键数据出错，控制程序跑飞等。这对于AMS实验系统来说，是一个不容忽视的问题。因此，我们采用二元BCH(31，16)码，能纠正三位随机错误，这种纠错码信息不需要储存，不需要反馈，实时性好。 　　 　　2、编译码原理 　　 　　 对于空间电子系统可能出现的问题，我们进行检错与纠错，其基本思想是在信息码组中以一定规则加入不同方式的冗余码，以便在信息读出的时候依靠多余的监督码或校验码来发现或自动纠正错误。 　　 　　3、仿真与下载 　　 　　对于上述编译码算法，采用Verilog HDL可综合语言来描述，整个程序分为顶层模块和底层模块，顶层模块很简单，主要完成底层模块的调用和数据的复位，编码算法主要由底层模块完成。其中包括编译码算法主程序，拨码开关控制程序，液晶显示程序，系统函数PLL(锁相环)程序。系统利用两个拨码开关sw1，sw2来控制编码结果或译码结果的下载与显示。 　　 　　图2和图3是编码和译码的仿真图，仿真工具用的是modelsim 6.0，编码结果CX=0x69d8ba0e，译码过程中,根据接收多项式RX=0x79caba0e以及最小多项式f1=0x25，f3=0x3d，f5=0x37，译码后得出错误多项式EX=0最后RX与EX相与得出CX_dec=0x69d8ba0e，与原码一致。图4和图5是下载后显示到液晶屏的结果CX=0x69d8ba0e，EX=0所用编译工具是quartusⅡ5.0，FPGA芯片采用的是Altera Cyclone EP1C6 ，用到1个PLL，引脚数15个，芯片资源耗用不超过5万门。 　　 　　4、结束语 　　 　　BCH(31,16)编译码算法，可以纠正3位错误，用VerilogHDL可综合语言描述以上的编码纠错过程，软件仿真和硬件下载都证明了算法的正确性和可行性。整套试验系统是模拟空间存储器受到高能粒子的干扰而发生错误，这对于我们AMS实验也是很关键的一步，现阶段我们用到的防护措施是三倍冗余编码纠错，但它占用的硬件资源比较多，而本文中所研究的循环BCH码能够节省资源，纠错效果也很明显，所以它将会在AMS项目中得到实际的应用。 　　 　　参考文献 　　[1].沈杨豪 基于FPGA的前向纠错算法 国外电子元器件，2006年第二期 　　[2].TANG JianjunJI YuefengA New Simple Ultrahigh Speed Decoding Algorithm for BCH CodeChinese Journal of Lasers，2002年11卷5期 　　[3].沈连丰 叶芝慧 信息论与编码 科学出版社，2004年 　　[4].吴继华Altera FPGA/CPLD设计(高级篇) 人民邮电出版社，2005年 　　[5].J.bhaskerA Verilog HDL PrimerStar Galaxy Publishing，1997年 　　 　　作者简介 　　左祥慧，硕士，研究方向为基于FPGA的编码纠错系统。 　　李建清，博士，东南大学科技处处长，仪器科学与工程学院教授。主要研究方向为传感技术理论与方法、传感器网络，专用测试设备的研制，机器人技术。 　　宋爱国，博士后，现为东南大学仪器科学与工程学院院长，测试技术与智能仪器研究所所长，机器人传感与控制技术实验室主任。主要研究方向