基于FPGA视频α混合IP设计.docVIP

基于FPGA视频α混合IP设计 　　摘要：本文阐述了视频α混合IP的设计和实现方法。为了改善电路的性能, 在设计中不仅采用了双通道和流水线技术，而且结合FPGA芯片的结构特点，采用了许多针对性的电路，并充分使用了FPGA上的DSP运算模块。此IP性能较高，且具有一定的通用性；它已经在两款FPGA系统中得到了成功应用，这对其它电路设计具有一定的借鉴意义。 　　关键词：α混合; 像素; FPGA; IP. 　　 　　1. 视频α混合IP简介 　　 　　视频α混合（Alpha-Blending）IP实现了对四路不同格式的数字视频进行α混合，支持不同分辨率、不同刷新率、不同位宽的数字视频的输入；支持单通道和双通道RGB格式输出。该IP封装了PCI接口，控制系统可以通过PCI接口对IP内部模式寄存器、数据寄存器、地址寄存器和控制寄存器进行实时配置，从而产生不同的叠加效果。 　　 　　2. Alpha-Blending原理 　　 　　Alpha-Blending是一种混合像素颜色值并产生透明效果的方法。具体的实现原理如下：一种颜色可以由四种变量表示――Alpha、Red、Green和Blue，其中Red、Green和Blue分别表示红绿蓝三元色的颜色值，Alpha变量表示颜色的透明程度，如果用8位二进制数表示这些变量，那么它们的值定义在0到255之间。当两幅图片进行α混合时，分别对各颜色值进行加权求和，就可以得到混合后新的颜色值，具体计算公式如下： 　　输出色彩={前景色×Alpha＋背景色×(255-Alpha)}/255. 　　根据以上公式不难发现：Alpha值取0代表前景完全透明，取255则表示前景完全不透明。因此，只要多用一个变量，就可以在理论上实现两幅图片的透明叠加，以及相互遮掩。如果要通过硬件实现视频的α混合，那么就需要增加专门的寄存器来储存不同图像通道的alpha值。 　　当两通道以上的视频进行α混合时，可以先混合其中两个视频通道，构成新的混合视频通道，然后再把得到的新通道与第三个视频通道进行α混合，依此类推，顺序进行。通过控制混合顺序和调整α值，可以获得不同的多图像混合效果。 　　 　　3. 视频α混合IP的设计 　　 　　视频α混合IP主要由四个模块构成，其结构图如图1所示，下面对图中各模块的功能特征和设计原理分别进行阐述： 　　 　　 3.1. 图像输入模块 　　图像输入模块支持四路或四路以内的数字视频输入，各路输入的最高分辨率可以达到1600×1200（UXGA）@60Hz，其中一路支持由DVI receiver芯片的双通道输入。为了同步不同分辨率、不同通道数目、不同位数的数字视频信号的输入，需要缓存某些通道的数据，并对某些信号进行串并转换，设计中采用行缓冲区加控制逻辑构成输入数据通道单元。为了使灰度图片也能根据要求显示成彩色图样，因此输入模块中加入了查色表单元。 　　 　　 3.2. 视频混合模块 　　该模块根据Alpha-Blending原理，对奇偶两个通道的视频数据流进行α混合，混合方式由主控制模块中的模式寄存器决定。为了实现Alpha-Blending算法，在该模块中需要进行较大量乘加运算，为了改善时序，提高设计的时序裕量，设计中采用了流水线操作，并直接调用了FPGA中DSP运算宏单元[1]。 　　根据国际视频电子标准协会（Video Electronics Standards Association）制定的标准[2]，在1600×1200@60Hz的模式下，如果采用单通道，那么： 　　像素时钟频率 ＝（1600＋560）×（1200＋45）×60 ＝ 161 352 000（Hz）. 　　式中“560”和“45”表示消隐期占用时钟的数目。 　　为了降低系统时钟工作频率并与DVI输入输出接口兼容，该模块通过采用双通道设计，使系统在支持高分辨率模式下，最高像素时钟仅为80MHz左右。 　　 　　 3.3. 主控制模块 　　主控制模块由模式控制、同步控制、输出芯片配置和PCI接口这四部分组成。其中（1）模式控制主要通过有限状态机产生输入视频不同叠加方式的控制信号；（2）同步控制部分主要负责产生行场同步信号；（3）输出芯片配置部分，主要实现对FPGA外部输出芯片的初始化工作（主要是RAMDAC芯片需要较为复杂的初始化配置工作）；（4）PCI接口部分，主要负责同计算机主机或者其它有PCI接口的主控设备进行通信，由此实现用户对主控制模块中的模式寄存器、数据寄存器、地址寄存器和控制寄存器进行实时读写。 　　 　　 3.4. 时钟复位模块 　　由于视频α混合IP是针对FPGA开发的，鉴于FPGA内部结构特点，因此推荐内部D触发器使用异步复位。由于异步复位对