基于TLC5510高速数据采集存储系统设计.docVIP

基于TLC5510高速数据采集存储系统设计 　　【摘要】：采用A/D转换芯片TLC5510实现高速数据采集，以Cyclone系列FPGA芯片作为采样控制器控制TLC5510进行实时采样并存储。该系统提供了数字接口，便于进一步在系统内进行功能扩展以及实现与外部扩展电路的数字通讯和数据传输。 　　【关键词】：TLC5510；FPGA；数据采集 　　中图分类号：TP 文献标识码：B 文章编号：1002-6908(2007)1110049－01 　　 　　一、系统总体设计 　　 　　 高速数据采集系统广泛应用于图像信号采集、雷达、软件无线电等技术领域。文章任务便是设计一个能进行高速数据实时采集与存储的系统，如图1所示，设计过程中采用TI公司的TLC5510作为A/D转换芯片，采用基于Altera公司Cyclone系列芯片EP1C6Q240C8的FPGA最小系统板作为数据采集控制器，并通过其LPM宏模块定制产生一个片内的双口RAM作为数据存储单元。此外，FPGA通过其I/O口能够实现数字接口，可进一步设计相应的外围电路进行二次开发。 　　 　　二、TLC5510芯片简介及其控制电路选择 　　 　　 TLC5510 是美国TI公司生产的8位高速并行A/D转换器 ,最大采样率达20MSPS。在高速转换过程中能保持较低的功耗，故广泛应用于高速数据转换领域。图2所示是TLC5510 的管脚图和工作时序图。容易发现，TLC5510是以流水线的方式进行工作的，时钟信号CLK在每一个下降沿采样,第N次采集的数据经过2.5个时钟周期的延迟之后,将送到内部数据总线上。启动后A/D 无须控制,将连续不间断地以时钟频率输出转换后的并行数字信号,并行数字信号的输出滞后采样2.5个时钟周期,事实上,每经过一个采样周期,A/D就会输出一个采样数据。 　　 　　 鉴于TLC5510能采集高速数据的特点，在对其控制模块进行设计时，必须考虑控制器的处理速度，如采用普通的51系列单片机作为控制核心，以软件指令方式来实现采样控制，那么采样速度将受到制约，无法发挥其高速性能。合理的处理方式是采用硬件直接实现，FPGA以其低成本和实现快捷而广泛应用于高速数字系统之中，文章选择了Altera公司Cyclone系列芯片EP1C6Q240C8的FPGA作为系统控制核心，在QuartusⅡ 6.0软件平台下，以VHDL语言作为开发语言，经编译下载后能完成对TLC5510实时采样的控制功能。 　　 　　三、采样控制与存储模块设计及仿真 　　 　　 根据TLC5510 的工作时序图，设计中在FPGA部分首先将FPGA最小系统板上50M的有源晶振进行五分频得到10M的信号，将此信号通过I/O口传递至TLC5510作为其采样驱动时钟，TLC5510本身通过时钟下降沿进行采样，FPGA通过I/O口读取TLC5510转换好的八位数据时采用上升沿触发，这样必然可以满足数据建立时间与保持时间的时序要求。 　　 FPGA需控制A/D转换，同时需存储转换后的数据。文章通过定制一个存储深度为1024的8位字长的FPGA片内双口RAM作为存储单元，而不是采用片外RAM，这样一方面节约了成本，另一方面提高了存取速度，简化了电路和时序。基于以上设计思路，设计出图3所示采样控制与存储电路。 　　 　　 图3中，adsam便是采样控制单元，采用VHDL语言编程实现，其中rst为复位端，低电平时复位信号有效。clk为同步时钟输入（本系统中由晶振五分频得到），通过adck传递给TLC5510作为采样时钟。图中stor为RAM的地址信号产生单元，对该系统，stor实际是1024进制的时钟信号计数器。dpram为定制的双口RAM，其时钟输入由clk经反相得到，data[7..0]为数据输入端，address[9..0]为地址信号输入端，wren为RAM写使能端，当其为高时，在clock上升沿将数据写入RAM中相应的地址单元。对该双口RAM而言，不管wren是高还是低，q[7..0]输出端作为与外部电路通信的数字接口始终跟随时钟将address[7..0]所指单元的数据向外并行输出。该电路的仿真波形如图4所示，分析后可知仿真结果符合设计要求。 　　 　　四、结束语 　　 　　 文章设计了一套基于TLC5510的高速数据采集存储系统，该系统完全用硬件实现，采用FPGA作为控制核心，实现起来具有较好的实时性，同时，在同一片FPGA内通过LPM宏模块定制产生一个双口RAM作为数据接收存储单元，既简化了电路规模，又提高了存取速度。并且该系统的输入输出操作是基于FPGA的I/O口的，功能和引脚扩展较为方便，易于实现与外部电路的接口与数据通讯，具有一定的应用价值。 　　 　　参考文献