基于FPGA与单片机联合数字示波器设计.docVIP

基于FPGA与单片机联合数字示波器设计 　　[摘要]设计采用单片机与FPGA开发系统实现数字示波器，阐述示波器的实现原理及过程，利用AD783做取样保持电路，对被测信号进行实时采样并保持，将采样信号送入FPGA，进行实施采样和等效采样，实现对信号的完整取样并还原波形，再由单片机处理，最后实现 LCD显示和键盘操作。对各功能模块、电路原理进行分析，实测表明系统实时采样频率和等效采样频率范围覆盖1KHz～100MHz，输入阻抗大于1MΩ。设计模块过程中进行最大限度的数字化，外围电路简单，极大地减少了被测信号的受干扰率。系统稳定性好、可靠度高，较好的实现了设计目的。 　　[关键词]FPGA 数字示波器 设计 　　中图分类号：TP2 文献标识码：A 文章编号：1671－7597(2008)0810019－02 　　 　　一、总体方案论证 　　 　　方案一：基于单片机处理的方式。以单片机为控制中心，通过对采样电路的控制进行波形实时采样、数据处理和存储显示。该方案系统规模较小，有一定的灵活性，成本低廉，但是受限于单片机速度，难以实现信号的实时处理和显示[1-3]。 　　方案二：基于FPGA与单片机联合开发方式。充分利用FPGA在逻辑设计上的优势，来完成对外部信号的采集、处理和存储。以单片机来控制液晶屏显示。为了提高处理速度和FPGA的利用率，系统又嵌入51单片机IP核。该方案以高速的FPGA为数字平台，联合单片机进行数据处理的设计方式来实现数字示波器。(设计利用一块集成了一个altera 40万门Cyclone FPGA和两片51单片机的系统开发板)设计采用FPGA内嵌单片机与51单片机共同完成数字示波器的功能。通过51单片机来完成人机界面、系统控制、信号分析处理、变换，由FPGA完成高速数据采集，实现等效采样（数据处理和控制显示）等功能。最大限度地实现了设计的数字化、集成化，并具有功能强大、性能稳定、系统可再升级（可配置性强）等特点。参考框图如图1所示。 　　 　　方案一受单片机数据处理缓慢，对复杂设计处理效率不高的特点制约，难以实现题目要求。方案二利用单片机在软件控制方面的通用性和FPGA在逻辑设计上的优势，较好的进行资源优化，有效地缩短了设计时间，增大了设计的成功率，使得系统有更强大的功能，更高的运算速度和更多的拓补空间。综合考虑以上两种方案的优缺点以及题目的要求，我们选用方案二，即基于FPGA与单片机联合开发方式。 　　（一）系统各模块的理论分析和实际设计 　　1．阻抗变换。LM7171超高速电压反馈型运放支持大的输入电压，其正相输入阻抗达到40M，采用此运放的电压跟随电路完全满足题目对于输入阻抗的要求。 　　2．幅值变换。采用AD811组成放大电路，通过调整运放反馈电阻阻值改变信号的放大倍数。在反馈电路中一直保持一个大的反馈电阻，使运放在换档期间人保持闭环状态，提高稳定性。 　　3．抬升电位。由于AD芯片的参考电压为单极性，则需要将采集到的双极性信号进行电位匹配。本设计采用AD811组成加法器对双极性信号进行电位匹配。 　　4．取样保持。AD783是ADI公司生产的一个高速的单片采样/保持放大器电路。其采样时间为250ns(0.01%)，保持值下降速率为0.02mV/ms。完全满足题目最大为1M/s的实时取样速率要求。以外部的时钟信号周期为取样周期，对信号进行取样并保持。 　　5．电源管理及保护。由探头引入的输入信号经第一级可变增益放大，并记录下增益信息；信号经第二级放大，并抬高电位，送入A/D783取样芯片进行取样。将取样信息送入FPGA进行处理。FPGA又通过控制触发器来控制AD783的取样触发电平，以完成对信号的等效采样。FPGA把处理好的数据送单片机有单片机来对键盘控制、存储波形和LCD显示。系统原理框图如图2所示。 　　 　　（二）FPGA设计 　　1．采样速率。设计一个分频器，由分频器分出不同频率的时钟信号，控制A/D的采集速率采集不同频率的波形。 　　2．触发电路。该示波器采用触发电平可调的上升沿触发方式。FPGA比较前后两次A/D采集的信号电平，当前一次数据小于等于触发电平，下一次数据大于等于触发电平，将产生一个触发信号。FPGA将存储之后采集的256个数据。 　　3．等效采样。在数字示波器技术中，常用的采样方法有两种：实时采样和等效采样。实时采样通常是等时间间隔的，它的最高采样频率是奈奎斯特极限频率。等效采样（Equivalent Sampling）是指对多个信号周期连续采样来复现一个信号波形，采样系统能以扩展的方式复现频率大大超过奈奎斯特极限频率的信号波形。 　　等效采样主要有两种方式：一、随机等效采样方式；二、顺序等效采样方式。本设计用的是顺序等效采样方式。在周