基于FPGA两种DDS实现.docVIP

基于FPGA两种DDS实现 　　摘 要:阐述了两种DDS的原理,频率合成方式(DDFS)和直读方式(DDWS),给出了FPGA实现方式,分析了DDS的几个关键的技术指标,并通过Matlab仿真。频率合成方式是比较常用的DDS产生方式,对它做了详细的原理性介绍和实现说明,重点通过仿真详细对比了两种实现方式在性能指标上的优劣,为后人的选择提供技术参考。 　　关键词:频率合成方式; 直读方式; 带外抑制比; 信噪比 　　中图分类号:TN911 文献标识码:A 　　文章编号:1004-373X(2010)13-0204-03 　　 　　Two Kinds of DDSs Implementing with FPGA 　　ZHAO Fei, GUO Wei 　　(Center for Space Science and Applied Research, Chinese Academy of Sciences, Beijing 100190, China) 　　Abstract: The principle of two kinds of DDSs (DDFS and DDWS) is elaborated. The implementation mode of FPGA is offered. Several critical qualifications of DDSs are analyzed and simulated with Matlab. The principle and implementation of DDFS are introduced in detail since DDFS is widely used to generate DDS. The advantages and disadvantages of the two implementaion modes are compared with their qualifications. Those qualifications can be used for reference for someone who works in the field of DDSs. 　　Keywords: DDFS; DDWS; SFDR; SNR 　　 　　0 引 言 　　DDS(Direct Digital Frequency Synthesizers)广泛应用于雷达系统、数字通信、电子对抗、电子测量等民用军用设备中。它是随着半导体技术和数字技术的快速发展而发展起来的新型的频率合成技术,与传统的??VCO+??PLL的模拟方式产生所需频率相比,DDS技术具有频率分辨率高,相位噪声低,带宽较宽,频谱纯度好等优点。这些技术指标在一个系统中是至关重要的,决定着一个系统的成败。 　　1 DDS的基本原理 　　1.1 频率合成方式的基本原理 　　DDFS是根据余弦函数相位和幅值的对应关系,从相位出发,由不同的相位给出不同的电压幅值,再经过D/A变换和滤波最后得到一定频率和调频率的模拟信号[1]。由此可见,DDS有很多功能模块组成[2],如图1所示。 　　若相位累加器有??N位,时钟频率为f???┆?clk????,??频率控制字为FCW。??N位的相位累加器可以对时钟频率进行2??N?Х制?,所以DDS的精度[3]可以达到: 　　 　　??Δ??f=f???┆?clk????/2??N 　　(1) 　　 　　图1 DDS原理流程图 　　频率控制字是用来控制累加器的步进的,累加器的步进为?И?Δ??θ=??FCW??*12??N。假设初始的相位偏移 ??Δ??Φ=0,则经过N个时钟周期后相位累加器的输出θ=2??π??*??FCW??*N*(1/2??N)。在相位步进??Δ??θ 时,完成2??π??的相位变化即为完成一个输出周期,所以20/??Δ??θ*T???┆?clk????=T????o??,?Ъ?: 　　 　　f????o??=f???┆?clk????2??N*??FCW?? 　　(2) 　　 　　可见调节FCW可以任意地按照要求改变输出频率,这就达到了频率合成的目的。 　　1.2 直读方式DDS的原理 　　直读法(DDWS)工作流程是,把所需要的DDS的波形,直接用Matlab抽样量化,然后把量化的数据直接存储到FPGA的BlockRAM[4]中,再在时钟频率的控制下直接从BlockRAM中读取数据,D/A后输出原来波形。 　　2 数字实现 　　2.1 DDFS的数字实现 　　由于D/A之前都是数字部分,为了分析其原理数字控制的实现过程,参考如图2所示结构。 　　图2 累加器 　　相位累加器是