基于FPGA集成电路测试系统设计探讨.docVIP

基于FPGA集成电路测试系统设计探讨 　　摘要：近年来，基于FPGA的集成电路测试系统设计问题得到了业内的广泛关注，研究其相关课题有着重要意义。本文首先对相关内容做了概述，分析了基于FPGA嵌入式IP的SOPC系统，并结合相关实践经验，分别从多个角度与方面就基于FPGA的集成电路测试系统设计展开了研究，阐述了个人对此的几点看法与认识，望有助于相关工作的实践。 　　关键词：FPGA；集成电路；测试系统；设计 　　1前言 　　作为一项实际要求较高的实践性工作，基于FPGA的集成电路测试系统设计的特殊性不言而喻。该项课题的研究，将会更好地提升对FPGA的分析与掌控力度，从而通过合理化的措施与途径，进一步优化该项工作的最终整体效果。 　　2基于FPGA嵌入式IP的SOPC系统 　　基于FPGA的嵌入式IP硬核SOPC系统是在FPGA中预先植入NIOS处理器。为了更好的通用性，必须将常规的嵌入式处理器集成诸多通用和专用的接口，但这样又不得不增加芯片的成本和功耗。但如果将ARM或者其他处理器核以IP硬核的方式植入FPGA中，利用FPGA的可编程逻辑资源和可擦除性，按照系?y功能需求来添加接口功能模块，如USB模块和RS232模块，既能实现目标系统功能，又能实现系统的低成本和低功耗。这样使得FPGA灵活的硬件设计与处理器的强大软件功能有机地结合在一起，更有效地实现SOPC系统。 　　3基于FPGA的集成电路测试系统设计探讨 　　功能测试也称为合格―不合格测试，它决定了生产出来的元件是否能正常工作。一个典型的测试过程如下：将预先定义的测试模板加载到测试设备中，它给被测元件提供激励和收集相应的响应；需要一个探针板或测试板将测试设备的输入、输出与管芯或封装后芯片的相应管脚连接起来。测试模板指的是施加的波形、电压电平、时钟频率和预期响应在测试程序中的定义。[1] 　　3.1测试系统设计 　　该测试系统由下位机硬件电路和上位机测试软件两大部分构成。系统采用功能模块化设计，控制灵活，操作简单，而且采用ROM存储测试向量表库，方便以后的芯片型号添加和扩展，有很好的实际应用性。 　　3.2硬件设计 　　控制器模块选用Altera的FPGA芯片EP3C16Q240C8N，配置芯片选用EPCS4。控制器由使用VerilogHDL硬件语言实现了包括串口接收模块、数据转换与测试保护模块和串口发送模块三个部分的功能设计。串口接收模块完成与串口芯片MAX3232进行通信，接收由上位机发送来的测试指令；数据转换与测试保护模块产生实现一个类似于D触发器的保护器，对测试端的被测芯片输出脚进行双保护，保证其在测试后的回测值不受初值影响；串口发送模块将测试后得到的数据组合为一个回测寄存器，并按照串口通信协议将回测数据发送回上位机。[2] 　　3.3系统测试验证 　　3.3.1常规测试 　　以芯片74LS08为例，测试流程如下： 　　（1）使用MicrosoftOfficeAccess2003软件建立测试数据库，并在数据库中建立几款不同被测芯片的测试数据。 　　（2）在芯片型号检索对话框中输入“74LS08”型号后，点击“确定”按钮即可完成芯片检索的流程。[3] 　　（3）自动测试模式下，系统将调用数据库中被测芯片的完整测试数据，并且完成整个测试集的循环测试。 　　3.3.2故障测试 　　此时，如果被测芯片依然为74LS08芯片，而从上位机的数据库中重新调入74LS08芯片的测试信息进行测试，其测试结果则显示为“该芯片功能测试全部通过”。由此可以验证，测试系统对芯片功能故障的判断十分准确，并且测试系统可以准确的识别存在故障的测试矢量位置，以便于用户进行进一步的分析。 　　4 Coho加速设计 　　4.1Coho的系统结构 　　Coho有两个主要组件：一个使用Matlab编写，另一个使用Java编写。 　　Matlab组件提供了用户操作界面，由于需要验证的系统模型被写成了Matlab的数据格式，用户通过输入一系列Matlab函数来操作Coho。这些函数包括建立模型、定义多面体和计算可达区域。系统模型构建与可达空间模型构造也是在Matlab中完成。Java组件的主要功能是计算投影多边形和线性规划求解。Java组件和Matlab组件通过一个C程序作为管道进行通信。[4] 　　4.2Mode模块 　　Matlab组件中的Mode模块至关重要，在Coho中被频繁调用。Coho在Mode模块消耗的时间占整个软件运行时间的40%～45%。Mode模块的功能是实现可达性计算，根据每两个相邻离散时间段的多面体是否相交，推断其是否可达，进而生成轨迹。计算多面体是否相交，即判断一个多面体的顶点中是否至少有一个在另一个多面体内，其运行速度很大程度上影