基于FPGA高精度相位计设计与实现.docVIP

基于FPGA高精度相位计设计与实现 　　摘要：相位计是指测量两个同频信号之间相位差的仪器，是一种应用非常广泛的电子仪器。本文遵循EDA（电子设计自动化）技术的设计流程，采用VHDL语言完成了相位计的编程设计，并在基于cyclone FPGA（现场可编程门阵列）的实验开发板上实现相位计的测相、转换等功能。本文在FPGA的基础上提出了一种新的鉴相方法，并对这种方法的误差来源和精度进行了分析。实现测相精度达到0.1o，并提出了进一步改进的方法。 　　关键词：相位计 电子设计自动化 现场可编程门阵列 　　中图分类号：TP216 文献标识码：A 文章编号：1007-9416（2016）02-0000-00 　　Abstract：Phase meter is the instrument for measuring the phase difference between two signals with same frequency， it is a kind of widely used electronic instrument. This paper follows the EDA design flow，using VHDL language to design the logic circuits of phase meter and realizing the phase meter measurement， conversion functions on Cyclone FPGA-based development board.A new method of phase measurement is proposed based on FPGA，and the error sources and accuracy of this method are analyzed. The measure precision of this design reaches 0.10， and puts forward an improving method for this phase meter. 　　Key Words： Phase meter； EDA ； FPGA 　　相位计是指测量两个同频信号之间相位差的仪器，是一种应用非常广泛的电子仪器，在电力、航海、机械、航空航天等领域具有广泛的应用[7]，如水深测量、激光测速、电磁波测距、电力系统的相位检测装置（PMU）等等。[1] 　　早期相位差的测量都依靠于模拟器件，大多是将相位差转换成电流或电压来进行测量，例如示波器测量法、阻抗法、和差法、三电压法等，虽然方法简单，但所设计的相位计硬件电路复杂，受电路的温漂、线路内阻等多种因素影响，测量精度较低。[6] 　　与传统相位计设计相比，采用基于FPGA实现的相位计具有如下的优点： （1）降低了相位计硬件电路的设计难度。（2）提高了测相精度。（3）缩短了开发周期，降低开发成本。 （4）主要文件是HDL源程序。 　　1 过零鉴相法的基本原理 　　过零鉴相是数字相位计中应用最广的一种方法。目前，低频精密相位计多采用这种方法。它的优点是测量精度高、分辨率高、便于数字化和极适合低频精密相位测量。缺点是对谐波的影响很敏感，而且要从一个具有一定噪声干扰的信号中准确检测其过零点是比较困难的。[2] 　　过零鉴相的基本原理如下： 　　2 基于FPGA的鉴相法 　　原有的过零鉴相法都是基准信号和待测信号通过整形、过零鉴相后得到方波脉冲串，之后再将其转换成相位差读取。 　　用这种方法设计的相位计要用到波形整形电路，以将正弦波转换成方波。目前常用的波形整形电路有施密特触发器电路和迟滞比较器电路。这两种电路都涉及大量的模拟器件，受模拟器件内阻、温漂、噪声等不确定因素的影响，在这一过程中必然会产生误差。[4][8] 　　因此本文设计相位计的信号不再经过波形整形，而是将其通过模数转换器（A/D）采样，将采样数据存入存储器，然后根据采样数据计算得到相位差。 　　3 改进相位计系统的框架 　　本文对相位计进行了如下设计。首先待测的模拟信号（正弦波）通过A/D进行模数转换，对所得的采样数据进行存储，然后读取采样数据，通过相位差计算模块得出相位差值，再通过显示模块把相位差显示出来。改进后的相位计系统框架设计如图1所示。 　　4 相位计系统的验证 　　当前A/D转换器已有成熟的技术，精度可达24位，如凌特公司的LTC2400 ，AD公司的AD7714等产品，精度都达到了24位，可实现1/224精度的模数转换采样精度。在不考虑噪声影响的情况下，本文重点对采样后的算法进行提高运算精度和运算速度的研究。为验证改进后的相位计系统设计是否正确，本文