基于FGANIOS II系统探测器信号处理电路设计方案.docVIP

基于FGANIOS II系统探测器信号处理电路设计方案 　　摘 要本文将介绍基于FPGA构建SOPC硬件系统，通过NIOS II软件系统实现具有探测信号的处理，稳峰控制等特点的电路设计方案。 　　【关键词】FPGA NIOS II系统 探测器 　　探测器信号处理电路是模拟电路和数字电路的混合设计，对稳定性，信号处理速度，信噪比等性能都有着很高的要求，同时也需要控制器与处理器对设备进行控制和互相通讯，因此在实现信号处理的过程中对硬件设计和软件设计都有很高的要求。本文提出基于FPGA的数字电路设计和NIOS II系统化处理器的信号处理设计方案，具备了在探测器信号处理中高集成化，多控制应用等特点，有条件满足探测器信号处理电路设计和软件设计的需要。 　　1 FPGA以及SOPC系统介绍 　　数字电路的发展和应用在现有产品的开发中起到的不可或缺的作用。高集成化，系统化，低功耗，低成本等要求已经成为产品开发中的主要设计要求。Altera公司基于数字电路开发中的设计要求推出了Cyclone ii系列的FPGA，其特点是功耗低，成本低，大容量的运算逻辑门，高运算速度等，其性能的优越性已经能够满足民用级产品设计的高要求。 　　SOPC系统（片上可?程系统）是基于FPGA设计的NIOS II系统的硬件平台，Altera公司提供了三大软件为SOPC来服务： 　　（1）Quartus II； 　　（2）SOPC builder； 　　（3）Nios ii IDE； 　　其中Quartus II软件是对FPGA和CPLD的编程软件，可以使用VHDL和VeilogHDL等硬件描述语言进行编程，但是实现应用系统的编程较为困难，而且硬件描述语言与C语言编程之间不通用，加上FPGA系统设计的局限性，大大限制的FPGA的发展。不过，SOPC builder和Nios ii IDE软件为应用系统编程提供了一个沟通的桥梁，实现了在FPGA上构建硬件环境，使用Nios ii IDE软件通过C语言进行应用系统的设计，使FPGA具有更加宽广的应用范围。 　　Altera公司还开发了基于Matlab的Dspbuilder软件，使在FPGA中的NIOS II系统上实现DSP数字信号处理成为可能。 　　2 NIOS II系统设计应用 　　NIOS II系统是在FPGA构建的SOPC硬件环境上使用可定制的CPU处理器，通过其独有的Avalon总线分别与存储器和其他外设驱动进行连接，使用软件编程完成应用系统，再通过各个驱动接口与实际外设建立连接，从而构成一个完整的系统。 　　NIOS II系统所有接口驱动都是通过官方提供的IPcore来实现的，用户不需要编写底层的驱动，只要将需要的外设接口添加到FPGA构建的SOPC硬件系统中，再与实际外设连接，就可以通过NIOS II IDE软件中用C语言编程应用程序了。 　　同时还有第三方厂商提供的大量的IPCore，使用IPcore可以在硬件所需功能和工艺技术尚未确定的逻辑设计阶段很容易借助EDA综合工具修改与其他外部设备的连接，并且用户可以开发自定义的软核IPcore。 　　当需要推出新产品时，开发人员可以使用这些IPCore灵活的构建需要的系统，也可以重复利用并复制在不同的系统中。提高了系统的可读性，可靠性和可移植性。 　　NIOS II系统设计不但具有可重构性的应用特点，而且还提供完善的RTOS嵌入式操作系统应用平台，方便进行系统优化设计。 　　3 探测器信号处理电路 　　探测器信号处理电路总体框图如图1所示。 　　探测器信号处理电路的工作原理是信号通过前置放大器转换，然后通过主放大器转换成电路所需信号，经过阈值比较器处理，信号整形，计数，分频等操作完成对探测器输出信号所带信息的处理，再输出给上位机软件，并形成用户所需要的具体数据。 　　探测器信号处理电路还需要对信号对应的放射源能谱进行稳峰，同时通过信号的处理，反馈控制量给高压控制器，输出高压调整探测器输出信号，实现电路稳峰。 　　因此，由探测器的信号特点决定了信号处理电路的稳定性，处理速度，信噪比等性能都要满足高要求的系统设计。 　　4 系统整体总体设计方案 　　整体系统主要包括3个部分： 　　（1）模拟电子部分； 　　（2）FPGA数字电路集成设计； 　　（3）NIOS II系统控制设计； 　　4.1 模拟电子部分 　　模拟电子部分包括电源，信号放大，阈值比较器等，这里不多做介绍。 　　4.2 FPGA数字电路集成设计 　　这一部分主要分为对信号的整形电路和频率计数器的设计： 　　（1）信号经过阈值比较器后，数字电路设计针对探测器信号幅值和脉冲宽度设计信号整形电路，取高电平下降沿采样，对信号脉冲信号整形。 　　（2