基于FPGA高精度脉冲信号参数测量仪设计.docVIP

基于FPGA高精度脉冲信号参数测量仪设计 　　摘 要 针对高精度脉冲信号的幅度、频率、占空比以及上升时间等参数测量的要求，主要是以FPGA为核心处理器，STM32作为人机交互单元，对经过信号处理模块处理过的脉冲信号进行测量、处理，参数设置以及显示。最终在50 输入阻抗的条件下，能够测量5Hz-10MHz的脉冲信号；占空比：1%-99%；幅度：0.1V-10V；脉冲上升时间：40-999ns误差绝对值分别小于0.01%、0.1%、0.1%、1%；并在此基础上制作一个标准矩形脉冲信号发生器，各参数范围可调，且精度高，可靠性好，具有很高的应用价值。 　　【关键词】等精度 脉冲 FPGA STM32 　　1 引言 　　在目前科技高速发展的大背景下，进而对于脉冲信号测量精度的相关要求也越来越高，对脉冲信号参数测量的仪器应用也越来越广泛。尤其是在雷达信号等在微弱信号领域以及在检测各种环境下时钟信号时对于脉冲信号检测的精度要求很高，所以说像一些先进的军用侦察机、反潜机只有少数几个国家能够做出来，就是因为这些技术的核心就是对小信号检测的分析处理技术要求十分高。 　　脉冲信号包含了丰富的高频和低频成分。在数据采集系统中，通常需要脉冲信号源提供的信号来检测数据采集设备的工作状况。此外，脉冲信号源产生的信号还可以作为控制信号，用于实现对采集设备的控制。因此，在实际应用中要准确的测量各种脉冲信号就显得尤为重要。本文针对的高速脉冲信号的测量要求和方法，采用FPGA为主核心处理器，STM32为人机交互协调控制器，通过外围信号调理和整形电路对被测信号进行放大和整形，便于FPGA的实时准确采样。同时为了便于系统自校准和对外信号输出需要，本文还特别设计了标准矩形脉冲信号发生器，输出信号频率、幅度、脉宽在较大范围内皆可调，同时将脉冲信号上升时间控制在20ns以内，并且使其过冲不大于1%。 　　2 系统设计原理及测量方案 　　2.1 系统设计原理 　　高速脉冲信号的测量主要包括对脉冲信号的频率、幅度、占空比、及其上升时间的测量。因为高速脉冲信号速度快、不易采集分析，而以现场可编程门阵列（FPGA）作为核心，FPGA核心频率可以达到几百兆赫兹，并行处理能力强，适于处理高速信号，具体系统原理图如图1所示。信号调理电路对输入脉冲信号的进行衰减或放大，一路经过高速AD转换将数字信号以并行数据的方式和FPGA通信，另一路通过高速比较器将方波送入FPGA；FPGA对方波信号进行分频，利用100MHZ的时钟计数器进行频率、占空比，电压幅度，脉冲信号上升时间的测量，将测量结果送给STM32F103VET6，STM32F103VET6微控制器控制键盘输入和LCD液晶显示屏输出结果等，同时利用单片机对FPGA进行控制。同时由于选用EP4CE6E22C8N型号FPGA为处理器，功能强大，外加DA转换和信号放大电路可以较容易实现任意函数信号输出。 　　2.2 参数测量实现方法 　　2.2.1 频率测量 　　FPGA的晶振频率设置为100M，则每一个信号的周期为： 　　STM32控制FPGA的分频系数n，不同频率范围的信号输入时自动通过调整n，从而达到最理想的测量精度和速度。从硬件电路处理过的方波信号第一个上升沿开始，计数FPGA的上升沿，直到方波信号的第n个上升沿停止，FPGA的上升沿个数为k，则通过式（1）计算得到脉冲信号的频率。 　　2.2.2 占空比测量、脉冲幅度Vm、上升时间tτ测量 　　多被测脉冲的占空比测量采用直接脉宽测量。脉宽测量通常采用脉冲计数法，即在待测信号的高电平或低电平用高频时钟脉冲进行计数，然后根据脉冲个数计算待测信号宽度。则高电平计数值为NH，低电平为NL，则占空比为： 　　由AD9280进行高速AD转换对采样得到后的波形进行上升沿检测，将检测信号由FPGA处理再送至STM32通过算法计算，处理得到Vm、tτ。 　　2.2.3 标准矩形脉冲信号发生器 　　由FPGA模块的DA_out经AD9742处理，经LMH6643为核心的信号调理模块将信号进行调整放大（放大倍数为四倍），再由以MC74HC4051AD为核心的模拟开关选择衰减档，最后由THS3091对信号进一步处理输出，最终可得到一个频率f0为1MHZ，脉宽 tw为100ns，幅度为5±0.1V（负载电阻为50 ）上升时间tτ不大于30ns，过冲σ不大于5%的标准矩形脉冲信号。通过程序的设计使输出信号的幅度、频率、占空比可调且误差小于2%。 　　3 系统硬件设计 　　3.1 信号调理电路 　　信号调理电路如图2所示，采用JRC-21F/4100对输入信号DC耦合，用AD603放大（程控增益）对信号进一步处理，最后用LMV7235构成电压比较器，并可以利用滞回比较器的滞