基于多级片上总线并行图像处理系统设计.docVIP

基于多级片上总线并行图像处理系统设计 　　摘 要：采用基于平台级FPGA的SOC设计方法, 设计了一种基于多级PLB总线的可扩展并行图像处理系统。系统采用总线桥并行扩展处理单元来增加系统处理性能和扩展存储访问带宽；通过数据分发模块实现图像数据输入与处理流水线操作。时序功能仿真与硬件实现表明，该设计能灵活高效地实现系统结构的并行扩展，显著提高了系统并行处理性能。 　　?す丶?词：片上系统;处理器局部总线; 流水线; 图像处理 　　?ぶ型挤掷嗪牛?TP302．1 文献标志码：A 　　 文章编号：1001-3695(2008)07-2208-02 　　?? 　　Designing of parallel image processing system based on multi-bus onchip 　　PAN Bo????1, 2??, YANG Gen-qing????1??, SUN Ning????1??, YIN Zeng-shan????1?? 　　(1.Shanghai Institute of Microsystem Information Technology, Chinese Academy of Sciences, Shanghai 200050,China;2.Graduate School, Chinese Academy of Sciences, Beijing 100039, China) 　　?? 　　Abstract:This paperintroduced grounded on the FPGA platform SOPC design methodology, a scalable parallel image processing system based on multilevel PLB. By using a distribution module, a pipeline operation was carried out in date input and process; and a bus bridge was applied to augment the parallel process elements. Bus functional simulation and hardware verification show that this design can flexibly realize parallel processing in system structure, and enhance the parallel process performance of the system remarkably. 　　??Key words： SOC; PLB (processor local bus); pipeline; image process 　　 　　片上系统(SOC)能在单个硅芯片上集成各种功能子模块，通过片上总线互连实现系统级处理性能。特别是基于FPGA的可编程片上系统(SOPC)，由于它能满足系统对于体积、灵活性以及稳定性的要求，在实时图像处理系统中得到了广泛的应用。随着图像精度的不断提高，在满足系统实时性要求的情况下，处理任务负载将会大大增加。SOC通过在内部扩展多个处理单元，显著地提高了系统处理能力。但应该指出的是系统总线必须具备相应的数据吞吐速率才能提高系统的整体性能。特别是较底层的图像处理任务虽然算法简单但是需要对数据进行频繁的访问和操作。当处理单元所需的数据访问带宽大于总线传输能力时将会造成总线竞争，进而影响到图像处理系统的实时性。 　　本文在基于平台的SOPC设计技术基础上，从系统并行扩展的同时提高存储访问带宽的角度出发，设计了一种基于多级片上总线的可扩展并行图像处理系统。本文首先介绍了系统结构框架与功能；然后对系统的总线带宽以及并行扩展性能进行了分析与介绍；最后进行时序仿真与硬件验证。结果表明，本设计在灵活实现系统并行扩展的同时，显著提高了系统并行处理性能。 　　 　　1 基于多级总线SOPC系统结构设计 　　 　　?ニ孀磐枷窬?度的不断提高，在满足系统实时性情况下必然要加大系统的计算性能，如在系统总线上扩展处理单元，同时相应地扩展存储带宽以提供相应的数据访问速率。单总线结构由于总线带宽固定，势必会成为系统数据传输的瓶颈，进而影响到系统的实时性。 　　?ゲ煌?于ASIC(专用集成电路)，SOC主要通过IP核复用来实现系统级功能，通过标准片上总线接口，可以使SOC系统中的IP功能单元具有较好的可移植性。本文设计了一种基于多级PLB的可扩展并行处理架构，如图1所示。通过片上总线扩展了多个处理单元。 处理器P