基于共享总线多处理器cache一致性硬件实现.docVIP

基于共享总线多处理器cache一致性硬件实现 　　摘要：龙腾R2微处理器是西北工业大学航空微电子中心设计的采用PowerPC体系结构，具有自主知识产权的RISC微处理器。为了扩展其多处理器的功能，采用总线侦听的方法来维护多处理器环境下的cache一致性。首先介绍了共享总线侦听技术以及侦听协议，然后详细介绍了龙腾R2微处理器的总线侦听部件的实现方案，对几类cache一致性的实现方案以及性能进行了评析。FPGA实验结果表明，总线侦听部件能高效而准确地保证多处理器系统的cache一致性。 　　关键词：总线侦听;多处理器;一致性； 写回 　　中图分类号：TP303 　　文献标志码：A 　　文章编号：1001－3695(2008)06－1890－04 　　 　　随着硅工艺越来越接近它的物理极限，处理器主频的提升变得越来越难。多处理器技术是目前提高计算机系统性能普遍采用的技术。多处理器系统在处理能力、可扩展性、容错性等方面有着单处理器无法比拟的优势。然而，随着多个高速缓存（cache）的出现，cache一致性的问题越来越引人注意。目前，维护cache一致性的方法主要有四种：a)共享总线的侦听技术;b)基于目录的一致性协议;c)把所有共享的数据块标志成cache不可缓存；d)基于软件方法的一致性处理。 　　?ヒ陨厦恐执?理策略必须与相应的体系结构相结合，才能发挥其优势。其中，前两种方法从硬件设计上来维护cache一致性，而后两种方法用软件提供的相关信息来维护一致性。 　　?ピ诒收卟斡肷杓频牧?腾R2微处理器中，总线时钟频率为66 ??MHz，系统时钟频率为??233 MHz。该处理器在指令集上兼容PowerPC750[1]处理器。为了扩充龙腾R2微处理器的多处理器功能，笔者深入研究了PowerPC体系结构和60X总线协议对多处理器系统的支持，最后完成了基于共享总线的多处理器侦听模块的设计。 　　 　　??1总线侦听的技术背景 　　 　　1．1M?BEI侦听协议 　　?チ?腾R2微处理器采用MEI协议[2]来维护cache一致性。M（modified修改态）、E（exclusive独占态）、I（invalid无效态）的定义如下： 　　??a) M态。被寻址的cache块在cache中，但cache块与内存中该块相比已被修改。 　　??b) E态。被寻址的cache块在cache中，并且该cache块是被寻址的cache独占的。 　　??c) I态。被寻址的cache块没有包含有效的数据或不在cache中。 　　?ネ?1描述了MEI状态之间的转移。其转移条件分两类： 　　??a)读写命中和读写缺失。它们从访存操作执行者的角度来维护MEI状态。比如，当处理器的写操作对应的cache块处于无效状态时，处理器将数据写到对应的cache块，同时将该cache的MEI状态由I态改为E态。以上操作均在处理器的内部时钟域完成。 　　??b)转移条件是侦听命中。它以访存操作侦听者的角度来维护MEI状态。在本地处理器侦听远程处理器的访存操作时，若侦听地址对应的数据在本地处理器的cache中存在，且为M态或E态，此时便发生所谓的侦听命中。如果侦听命中的cache块为E态，本地处理器只需将其改为I态；如果侦听命中的cache块为M态，本地处理器将发起总线信号通知远程处理器重新执行此次操作，同时，本地处理器将此修改过的数据块写回内存，并把cache块的状态修改为E态。另外，图中还对远程处理器的cache可否读写进行分开处理。这是因为，当远程处理器的cache不可读写时，本地处理器侦听命中的cache块可保持在E态，而并不会出现多个同一地址的cache块为E态的矛盾情况。 　　??1．2共享总线侦听技术 　　?ピ诨?于共享总线的多处理器系统中，各个处理器均是对等的。任何一个处理器发起的一次访存操作，都将被总线上的其他处理器所侦听[3]。总线侦听逻辑采样总线上传输的操作属性，并进行过滤分析，将满足侦听条件的侦听地址与本地cache的地址tag进行比较。一旦侦听命中，总线侦听逻辑将按照图1对tag的相应位进行读写。若命中了修改态的cache块，侦听逻辑发送信号给处理器内部逻辑，将该cache块进行copy－back。同时，为了避免远程处理器错误地读取了共享内存中的数据，侦听逻辑将发送地址重传信号中止此次操作。 　　?ヒ蛭?基于共享总线的多处理器系统（图2）共享同一块内存，故内存中的软件代码和数据结构对各个处理器只存在一个镜像。这样，在多处理器环境下的编程模型更易于理解，而且使单处理器上的程序更易于移植到多处理器系统中。所以，这种共享总线的多处理器系统越来越得到软硬件设计人员的青睐。本文以下部分将着重阐述龙腾R2微处理器侦听逻辑