基于嵌入式高速数据采集系统设计.docVIP

基于嵌入式高速数据采集系统设计 　　【摘要】本文设计了一种基于嵌入式高精度高速数据采集模块，利用高速多路模拟开关选择8路模拟信号输入，实现程序控制采集任意1路或者轮流采集1～8路信号。论文介绍了系统设计的总体方案及详细的软硬件设计。 　　【关键词】高精度；数据采集；USB总线 　　1.引言 　　数据采集在现代工业生产及科学研究中的重要地位日益突出，并且对实时高速数据采集的要求也不断提高。在信号测量、图像处理、音频信号处理等一些高速、高精度的测量中，都需要进行高速数据采集。基于计算机和嵌入式的分布式数据采集系统架构以其开发成本低、开放性、运算能力、通讯能力强、易于使用，逐渐成为设计应用的主流[1]，而目前在微机系统中，外设与CPU的连接存在接口标准各自独立、互不兼容、无法共享的问题，并且安装、配置亦很麻烦，而通用串行总线（USB）的优良特性对此提供了极佳的解决方案[1]。 　　2.系统硬件设计 　　如图1，系统的工作方式为，模拟信号输入部分实现采样多路信号的选择，同时对输入的模拟信号进行调理后送入A/D采样，而利用FPGA作为逻辑控制器实现系统内器件逻辑控制信号的产生，并且控制A/D的采样频率。在FPGA内部配置双口RAM实现数据缓冲。嵌入式处理器负责读取数据，并通过USB总线传输到计算机，嵌入式处理器还负责整个系统的协调工作[2]。 　　2.1 模拟输入和调理电路 　　信号输入通道为多通道输入，系统可以采用ADG608高速多路模拟开关组成，由1条片选线和3条地址线实现从8路单端信号中选择其中一路，送入后级电路处理。同时，在高速数据采集系统中，由于现场输入信号大小范围广，因而需要将信号放大或者衰减，满足A/D转换器模拟输入要求（0～5V），并尽可能的使A/D转换后有效位数大。AD8551是一款低漂移，单电源的轨对轨输入/输出运算放大器，可由+2.7～+5V的单电源驱动。它具有极低的失调、漂移和偏置电流[3]。 　　信号调理电路如图2，AIN为模拟输入信号，AO信号输出。第一级放大倍数N1=1+R2/R1，第二级放大倍数N2=1+R3/R4，总的放大倍数N=N1×N2，通过R1、R2、R3和R4的不同取值，可实现不同倍数放大或衰减。 　　滤波部分包括信号滤波和电源滤波，主要是减少噪声的干扰。电容C3和C4为电源去耦电容，对电源进行滤波。信号滤波共有4级，滤波器均采用RC滤波器。其中R6和C6组成第一级信号滤波；R2和C1组成第二级信号滤波；R5和C5组成第三级信号滤波；R4和C2组成第四级信号滤波。RC滤波器的计算方法：f=1/（2πRC）。其中f为截止频率，也就是说大于f的频率的信号通过RC滤波器以后都会有较大的衰减抑制。 　　2.2 嵌入式处理器 　　本系统选用ATMEL公司的AT91RM9200。AT91RM9200是完全围绕ARM920T ARM Thumb处理器构建的ARM系统，AT91RM9200集成了许多标准接口，其中包括USB2.0（全速）的主机和设备端口，USB2.0全速（12Mb/s）主机端口含片上收发器（208引脚PQFP封装中仅为一个）和集成的FIFO及专用的DMA通道；USB2.0全速（12Mb/s）器件端口含片上收发器，2K字节可配置的集成FIFO。 　　3.软件设计 　　3.1 主程序设计 　　如图3所示，主程序首先完成硬件初始化，初始化内容包括初始化嵌入式处理器的I/O口状态、中断寄存器以及定时器/计数器的寄存器等等。然后进入一个循环体，在此循环中通过检测USB接口中的电源端）输入到嵌入式处理器I/O口上的电平高低来判断USB设备是否插入到主机设备中，如果USB设备插入到主机设备中，USB接口中的电源端输入到嵌入式处理器I/O口电平为高，程序进入到USB设备端点枚举过程，完成USB设备枚举后，进入采样服务程序，等待上位PC机的命令，设置采样状态，开始数据采集。主程序将AD转换采样后得到的数据写到USB端点缓冲区中，等待上位PC机发送命令读取USB端点缓冲区中的数据；如果主程序已经工作在USB设备插入到主机设备中的状态下，而将USB设备从主机设备中拨出，主程序会跳到本循环体的入口处检测电平的高低；如果嵌入式处理器I/O口上的电平保持为低，主程序将停留在这个循环体中，等待USB设备插入到主机设备中，嵌入式处理器I/O电平发生变化后进入数据采集和传输工作状态。 　　3.2 USB固件程序的设计 　　固件程序包含在主程序中，如图4所示，作为主程序的一个子程序，USB设备在正常使用之前，必须由主机完成USB设备的配置。主机一般会从USB设备获取配置信息后再确定此设备有哪些功能。作为配置操作的一部分，主机会设置设备的配置值，如果必要的话会选择合适的接口备选设备。在发出连接USB命令后，主机先读取设备描述符，