简单16位cpu的设计imr2mhb9.docVIP

简单CPU的设计 设计步骤： 确定CPU功能 拟定指令系统（采用MIPS） 分析指令系统，为数据通路选择合适的组件，并给出组件所需的控制信号，连接组件建立数据通路 详细分析指令在多周期通路中的执行过程，给出指令执行的流程图 依据指令执行的流程图，分析控制信号的取值，生成相应的状态转换图 确定CPU功能 M[2]←M[0]+M[1] 拟定指令系统 J类型 OP Target 4位 12位 指令格式中的op（opcode）是指令操作码。rs（register source）是源操作数的寄存器号。rd（register destination）是目的寄存器号。rt（register target）即可作为源寄存器号，又可作为目的寄存器号，有具体的指令决定。func（function）可被认为是扩展的操作码，Target表示一下个地址开始 注：操作码4位，寄存器字段rs，rt，rd各三位，Fun功能字段3位，Imm立即值字段6位；一共8个寄存器，R0只读不可写，恒为0。 R[rd]← R[rs]+R[rt] 无符号加法 SUB 0000 R 010 R[rd] ←R[rs]-R[rt] 无符号减法 AND 0000 R 011 R[rd] ←R[rs]R[rt] 逻辑与 OR 0000 R 100 R[rd] ←R[rs]|R[rt] 逻辑或 XOR 0000 R 101 R[rd] ←R[rs]⊕R[rt] 逻辑异或 LW 0001 I R[rt] ←M[R[rs]+Imm] 主存中内容写入寄存器 SW 0010 I M[R[rs]+Imm] ←R[rt] 寄存器中内容回写到主存 存放在ROM中的汇编指令,完成M[2]←M[0]+ M[1] LW R1,0（R0）;R1 ←M[R[0]+0],由于R(0)内容为0，即R1 ←M[0] LW R2,1（R0）;R1 ←M[R[0]+1],由于R(0)内容为0，即R1 ←M[1] ADD R3,R1,R2 ; R3 ←R1+R2 SW R3,2(R0) ; M[R[0]+2] ←R3 下面地址对应着rom模块里面 ROM地址 汇编指令 机器指令 0 LW R1,0（R0） 0001 000 001 000000 1 LW R2,1（R0） 0001 000 010 000001 2 ADD R3,R1,R2 0000 001 010 011 001 3 SW R3,2(R0) 0010 000 011 000010 4 INC R4,R3 0000 011 010 100 111 5 SW R4,3(R0) 0010 000 100 000011 6 AND R5,R1,R2 0000 001 010 101 011 7 OR R6, R1,R2 0000 001 010 110 100 8 XOR R7, R3,R4 0000 011 100 111 101 9 SW R5,4(R0) 0010 000 101 000100 10 SW R6,5(R0) 0010 000 110 000101 11 SW R7,6(R0) 0010 000 111 000110 12 NOT R3, R1 0000 001 001 011 110 13 SUB R4, R1,R2 0000 001 010 100 010 14 BEQ R1 R2 0110 001 010 000 001 15 SW R3,7(R0) 0010 000 011 000111 16 SW R4,8(R0) 0010 000 100 001000 17 LW R1,2（R0） 0001 000 001 000010 18 LW R2,3（R0） 0001 000 010 000011 19 J (2) 0011 000 000 000001 LW表示读取数据，SW表示存储数据，BEQ表示相等就跳转，J表示直接跳转到某个地址 根据指令的需求，连接组件，形成多周期的数据通路 irwr,pcwr,regwr,aluoutregwr,memwr,lmdwr:相应组件的写使能控制信号，1时， Regdst: 为1时选择RD;为0时选择RT. Signex:为1时扩展器进行符号扩展；为0时扩展器进行零扩展。 Aluselb:为1时选择暂存器B;为0时选择扩展器的输出端。 Alufunc:0000与运算；0001或运算；0010异或；0011取反；0100加；0101减 Memtoreg:为1时选择LMD;为0时选择aluoutput 关键组件 寄存器及寄存器组 设计带复位（清零）、写使能控制功能的16位寄存器（P