高频电子线路 课程设计任务书mzey4xgj.docVIP

PAGE 课程设计任务书 学生姓名： 田鑫 专业班级： 电子0703班 指导教师： 吴皓莹 工作单位： 信息工程学院 题 目：锁相鉴频器电路设计 初始条件： 具较扎实的电子电路的理论知识及较强的实践能力；对电路器件的选型及电路形式的选择有一定的了解；具备高频电子电路的基本设计能力及基本调试能力；能够正确使用实验仪器进行电路的调试与检测。 要求完成的主要任务： 1. 采用集成芯片完成一个锁相鉴频器的设计。 2. 输入调频波，输出音频信号。 3. 调节电路参数使输出波形最佳，分析参数对性能的影响。 4. 完成课程设计报告（应包含电路图，清单、调试及设计总结）。 时间安排： 1．2010年6 2．2010年6月5日 至2010 3. 2010年6月 指导教师签名： 年 月 日 系主任（或责任教师）签名： 年 月 日 目 录 TOC \o 1-3 \u 摘 要 PAGEREF _Toc264095438 \h I Abstract PAGEREF _Toc264095439 \h II 1绪论 PAGEREF _Toc264095440 \h 1 2设计内容及要求 PAGEREF _Toc264095441 \h 1 2.1设计目的及主要任务 PAGEREF _Toc264095442 \h 1 2.1.1设计目的 PAGEREF _Toc264095443 \h 1 2.1.2 设计任务及要求 PAGEREF _Toc264095444 \h 1 2.2设计思想 PAGEREF _Toc264095445 \h 2 3 锁相鉴频器的工作与设计原理 PAGEREF _Toc264095446 \h 2 3.1鉴频器原理 PAGEREF _Toc264095447 \h 2 3.2 锁相环工作原理 PAGEREF _Toc264095448 \h 3 3.3 锁相鉴频器的工作原理 PAGEREF _Toc264095449 \h 4 3.4 模拟锁相环NE564的结构与特点 PAGEREF _Toc264095450 \h 5 3. 5 FM解调电路设计 PAGEREF _Toc264095451 \h 7 4.整机电路图 PAGEREF _Toc264095452 \h 9 5软件仿真与硬件调试 PAGEREF _Toc264095453 \h 11 5.1软件仿真 PAGEREF _Toc264095454 \h 11 5.1.1 matlab源代码 PAGEREF _Toc264095455 \h 11 5.1.2 仿真结果 PAGEREF _Toc264095456 \h 14 5.2硬件测试 PAGEREF _Toc264095457 \h 15 6 元器件清单 PAGEREF _Toc264095458 \h 16 7 设计总结 PAGEREF _Toc264095459 \h 17 8参考文献 PAGEREF _Toc264095460 \h 18 摘 要 锁相环为无线电发射中使频率较为稳定的一种方法,主要有VCO(压控振荡器)和PLL IC ,压控振荡器给出一个信号,一部分作为输出,另一部分通过分频与PLL IC所产生的本振信号作相位比较,为了保持频率不变,就要求相位差不发生改变,如果有相位差的变化,则PLL IC的电压输出端的电压发生变化,去控制VCO,直到相位差恢复达到锁频的目的，能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。 本文介绍了锁相鉴频电路的工作原理和模拟锁相环芯片NE564的结构与特点，并用该芯片设计了一款41．4MHz的FM解调电路，具有较强的实用性。关键词：锁相环；调制解调；NE564芯片 ? Abstract Phase-locked loop for radio frequency manipulation to launch a more stable way, mainly VCO (voltage controlled oscillator) and PLL IC, VCO give a signal, in part as output, the other through the divider and PLL IC The local oscillator signal generated for phase comparison, in order to maintain the same frequency does not cha