用于检测电噪声低噪声放大器设计与仿真.docVIP

用于检测电噪声低噪声放大器设计与仿真 　　摘 要： [1f]低频电噪声是评估半导体器件质量和寿命的一个重要因素。由于[1f]低频电噪声极其微弱，为了检测它，同时最大程度降低放大器的本底噪声，低噪声放大器的设计和实现是至关重要的一个环节。针对[1f]低频电噪声信号的特性，在现有低噪声放大器基础上进行优化改进，设计出一款频率极低的低噪声放大器，在0.1 Hz～100 kHz频率下具有高增益和低噪声特性。仿真结果表明，在10 Hz处噪声系数达到1.80 dB。 　　关键词： [1f]噪声； 极低频； 高增益； 低噪声放大器 　　中图分类号： TN710?34 文献标识码： A 文章编号： 1004?373X（2015）04?0080?04 　　随着通信、生物等众多领域对微弱信号检测的要求日益提高，放大器对低噪声的要求已成为弱信号检测的重要课题之一。放大器的本底噪声对微弱信号的影响不可忽视，低频段噪声对被测[1f]信号影响最大，因此必须对低频段的本底噪声进行有效地抑制[1]。当前国内对低频低噪声放大器的研究较少、难度较大，并且应用于[1f]电噪声信号放大并不理想，具体表现为带宽下限的最低频率不够低，以及对极低频率噪声的抑制不够好。因此，本文针对放大[1f]电噪声信号，进行放大器的低噪声设计。 　　1 放大器的低噪声设计 　　1.1 放大器设计原理 　　放大器设计目标是放大已提取出的[1f]信号，同时降低放大器本身的[1f]噪声。[1f]噪声信号具有以下特点：频率范围低，频率越低幅度越大，最低频率极低，可小于1 Hz，电压幅度在10-7～10-5 V之间[2]。因此可以确定放大器为超低频放大器，且输入信号幅度为μV量级。已知放大器的带宽增益积为定值，而[1f]信号的频带范围较窄，所以可以通过合理的降低带宽，来增加放大器的增益，更好地放大微弱信号。 　　在满足增益以及带宽特性的同时，降低放大器的本底噪声，只采用一级放大是不能实现的。因此，采用多级放大来进行设计[3]。根据费里斯公式可知，级联放大器的总噪声系数F有如下关系： 　　[F=F1+F2-1K1+F3-1K1K2+…+FN-1K1K2…KN] （1） 　　式中：FN为各级的噪声系数；KN为各级的增益。费里斯公式说明级联放大器中各级的噪声系数对总噪声系数的影响是不同的，越是前级影响越大，第一级影响最大。因此，在设计用于微弱信号的低噪声放大器时，必须确保第一级的噪声系数足够小[4]。 　　另外，为了更好地抑制漂移，以及降低干扰，应尽量选用高精度器件，精密的稳压源，采用高阻值电阻，并且选取适当的输入方式。为了提高电路的最大不失真输出电压，应尽量减少三极管的数量。设计原理框图见图1。 　　输入端放大器件选用结型场效应管JFET，具有输入阻抗高、噪声系数小、热稳定性好、防辐射能力强的特点[5?7]。二级放大为仪表放大器，仪表放大器为一种特殊的放大器结构，由3个运算放大器构成，具有非常低直流偏移、低漂移、低噪声、非常高的开路增益、非常大的共模抑制比、高输入阻抗，通常用于需要精确性和稳定性非常高的电路[8]。经设计后的放大器可将本底噪声抑制到nV量级，同时，在1 Hz～500 kHz范围内增益高达80 dB。 　　1.2 实验电路的仿真分析 　　根据设计原理设计出放大器的原理图，其电路仿真原理图如图2所示。 　　1.3 典型电路分析 　　1.3.1 JFET差分放大 　　JEET原理图如图3所示，J1，R1，R4，C1和J11，R11，R5，C11对称，两个JFET构成差分放大结构，抗干扰能力强，能够很好地抑制漂移，降低本底噪声，提高输入端噪声性能。 　　R2和C2具有滤波作用，经实验测试，C2为10 pF时，最高频率可高达1 MHz，C2越高，最高频率越低。R3作用在于调整电路放大倍数，以及为下一级提供偏置，经计算取值680 Ω。信号经JFET差分电路反向放大，输入至下一级。 　　1.3.2 PNP反相器 　　如图4所示，R6，R7以及上一级的R3，为PNP提供静态工作点，使信号不失真放大。实验测试表明，将R6，R7从10 kΩ量级提高至100 kΩ量级，噪声效果有显著提升，等效输入噪声能够降低[13]。反向后的信号经C14和R10构成的滤波器，输出至下一级。 　　通常情况三极管过多会降低放大器的最大不失真输出电压，因此本级只采用一个三极管作为反相器，将第一级反相放大的信号变为与输入级同相的信号。 　　1.3.3 仪表放大器模块 　　电路如图5所示，其中一个同相端输入信号，另一同相端接地，此种输入方式为伪差分输入。相对于差分输入方式，其优点在于在伪差分模式下，负端输入是不随时间变化的，仅仅是一个参考值。因此能够减小信号与设备的参考地电位不同所造成