数字逻辑电路的设计实验教案_赵蕙.docVIP

数字逻辑电路设计实验教案_指导教师赵蕙 数字逻辑电路设计实验教案赵蕙 第 PAGE 32 页 共 NUMPAGES 37 页 第 PAGE 31 页 共 NUMPAGES 37 页 实验一 半加器和全加器I 实验平台 实验要求 使用TTL小规模集成电路芯片74LS00搭建半加器电路和全加器电路，电路的输入接实验平台开关，电路输出接实验平台的发光管。希望同学们能够通过实验掌握使用基本门电路设计实现数字电路的方法。 实验原理 在数字电路中，门电路就是用来实现基本逻辑关系的电路，比如这个实验中的半加器和全加器。最基本的门电路是与门、或门和非门，由这些门可以组合成其它的逻辑电路。门电路最初由分立元件组成，集成电路出现后，我们现在使用的门电路都是集成门电路。 半加器：完成两个一位二进制数的相加而求得“和”及“进位”。 全加器：当多位二进制数相加时，高位的相加运算除了要将本位的加数和被加数相加以外，还要考虑低位是否有向该位的进位。全加器完成将两个一位的二进制数相加，并考虑低位来的进位，相当于三个一位二进制数相加的电路。 实验步骤 设计 根据半加器和全加器列出真值表，写出输出函数，因为实验要求使用“与非门”实现，将输出函数转换为“与非门”形式，画出使用与非门实现半加器和全加器的电路图。 1 A B SH CH Ai Bi SHi Ci Ci-1 Si 半加器与非门电路 全加器与非门电路 连线 请特别注意VCC和GND的连接，不要接错，以免芯片烧毁！ 所用芯片的Vcc连起来接+5V；所用芯片的GND连起来接地（GND）。 电路的输入接实验平台开关，电路的输出接实验平台的发光管。 实验提供的74LS00芯片逻辑与引脚图如下。每块芯片中有四组 2 输入端与非门（正逻辑），根据步骤1设计的电路图，搭建半加器电路需要5个与非门（ 可使用2块74LS00芯片），搭建全加器电路需要9个与非门（可使用3块74LS00芯片）。 双列直插封装74LS00芯片逻辑图和引脚图 验证 开关向上拨为“1”，向下拨为“0”；发光管为“1”时点亮， 为“0”时熄灭。 根据真值表，检验你所搭建的半加器和全加器电路，是否满足设计要求。 教你一招：实验平台上可能有个别开关、发光管故障，可以将导线一端接开关，一端接发光管，如果开关向上拨时，发光管点亮；开关向下拨时，发光管熄灭， 说明开关、发光管、导线都是好的。完成连线后的电路可能有误，在没有万用表的情况下，此法也可帮你检查电路故障。 实验报告要求 填妥姓名、班级外，必须填写完成报告的日期（年月日），以后的实验报告要求里不再冗述。 写出使用TTL小规模集成电路芯片74LS00完成半加器的设计和实现的完整过程（根据功能要求列真值表-写输出函数-将输出函数变换成“与非门”形式-画出电路图-根据芯片引脚连线-验证结果） 结合实验中接触和使用的小规模集成电路，请说说什么是集成电路？常用的中小规模集成电路产品有哪些？ 实验过程中你遇到了哪些问题？实验刚开始时，你觉得计算机硬件课程的实验最难理解的地方在哪里？ 实验一和实验二使用两种不同的方式（小规模集成电路，可编程器件）实现全加器电路，就两种方式谈谈你实验的体会。 实验二 FPGA设计流程 ——全加器II 实验平台 EDA/SOPC实验开发平台，实验二以后的所有实验都使用此开发平台。 实验要求 根据实验平台提供的Altera公司可编程器件FPGA（现场可编程门阵列），使用Altera公司的EDA设计开发工具QuartusII，用原理图方式设计实现全加器电路，电路的输入接实验平台开关，电路输出接实验平台的发光管。希望同学们能够通过实验掌握使用可编程器件设计实现数字电路的方法。 实验原理 使用可编程器件进行数字电路设计，将传统的“设计?硬件搭试?焊接”过程变为“设计?编译?下载”的过程，其主要工作都在计算机内完成，先将设计输入计算机，再由开发系统将其转换成编程文件下载到可编程器件中。 全加器电路图的设计同实验一。 实验步骤 新建工程 实验室机器安装的设计环境为：Quartus II Version 9.0。 双击桌面图标，运行Quartus II软件。用New Project Wizard工具选项创建此设计的工程，并设计相关信息。 点击菜单项File- new project wizard…，出现introduction对话框，如 REF _Ref243204036 \h \* MERGEFORMAT 图 1。 图 SEQ 图 \* ARABIC 1 单击next，进入Directory，name，Top-Level Entity设置对话框，选择工程存放路径（请在E盘或F盘新建一个工程相文件夹，实验室的C盘、D盘及桌面被保护）、工程名称和顶层模块