网站大量收购独家精品文档,联系QQ:2885784924

使用dsp加速pci接口产品的开发.pdf

  1. 1、本文档共4页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
使用dsp加速pci接口产品的开发

使用DSP 加速PCI 接口产品的开发 作者:南京电子技术研究所(210013 )林振华 来源:《电子技术应用》 摘要:一种基于PLX 公司的PCI 接口芯片的辅助开发工具,可极大地方便PCI 产 品的硬件调试,以及驱动程序和应用软件的开发。给出了一个以PCI9052 为接口 芯片的图形控制器的开发实例,以及在Windows 操作系统下如何调用SDK 中的 API 函数。 关键词:PCI 桥 PCI9052 芯片 SDK VC++6.0 1 PCI 总线和PCI 桥接芯片 PCI 总线就一种目前较为 流行的、先进的高速同步总 线。它的历史较短,正式的2.2 版本于1999 年2 月发布。其优 点在于能够满足设备之间实现 快速访问,因为PCI 总线的全 部读写传送都可以用突发方式 进行,且总线速度可达 33/66MHz,数据宽度为 32/64bit 。此外,低功耗以及与 处理器无关也是其优点。PCI 有三个相互独立的物理空间: 存储器地址空间、I/O 地址空间 和配置地址空间。配置空间用 于访问PCI 设备的配置寄存 器,以完成启动时的初始化, 并由配置软件给PCI 设备分配 存储器和I/O 地址空间。 由于PCI 总线协议较为复杂,在设计具有PCI 接口的产品时,如果CPU 或MCU 没有PCI 接口,一般采用专用的桥接芯片,或者是可嵌入PLD 中的IP 核来实现PCI 协议。Altera 、 Xilinx 等PLD 生产厂商大都提供可以嵌入自己产品中的支持PCI 协议的IP Core,使用起来较 为灵活,但是对应用者的要求也较高。采用专用PCI 桥芯片,可以让工程师工必精通PCI 规范 的各种细节,甚至不需完全了解PCI 总线的时序,只要理解了桥电路的局部总线的性能,就可 以顺利地进行PCI 产品的设计开发,不失为一种低成本、高效率的解决方案。主流的PCI 桥芯 片主要有AMCC 公司 S593X 和PLX 公司的PCI9050 、9054、9060 等。其中PLX 公司为其产 品还提供一套软件开发工具包SDK,它可以很好地帮助工程师进行硬件调试,并大大简化PCI 设备驱动程序及应用软件的编制。 2 用PCI9052 构成的PCI 接口电路 按照是否具有控制总线的功能,可以将PCI 的设备功能划分为主设备(Master )功能和目 标设备(Target )功能,总线上可以有多个具有Master 功能的设备,因此PCI 是一个独立于 CPU 的总线。PCI9050 、9052、9030 是PLX 公司生产的具有完全Target 接口功能的PCI 桥接 芯片,支持32 位、33MHz 即132MB/s 传送速度的PCI 总线规范。其中PCI9030 是最新推出 的,支持高达60MHz 的局部总线时钟,并具备热插拔功能。PCI9052 集成了一个与标准ISA 兼容的总线接口,简化了接口电路的设计,应用较为方便。图1 是以PCI9052 作为PCI 桥的图 形控制板的接口逻辑电路框图。与PCI9052 接口的是一个具有二维图形显示功能的图形控制器 TMS34010 。它拥有一个16 位的I/O 映射功能的主机接口(HPI ),通用ISA 总线的时序就可 以满足其要求,因此利用PCI9052 的ISA 端口可以非常简便地实现图形控制器与PCI 总线的接 口,并且由于只需要I/O 接口操作功能,不需要ISA 标准的存储器读写功能,所以许多不需要 的相关信号可以被省略。图1 中CPLD 中的逻辑电路是将ISA 地址线进行HPI 端口的译码,并 与读写选通(IOWR、IORD )相或产生主机片选HCS 选中TMS34010 。 由于PCI9052 的ISA 接口不是芯片上电后的缺省状态,所以还要对硬件进行预先设备。 首先,将PCI9052 的MODE 引脚接地,设置成非复用总线方式;然后对串行EEPROM 进行预 编程,也就是对芯片内部的寄存器进行设置。由于PCI9052 的ISA 模式已指定将局部总线的 CS0 分配给了ISA 的存储器地址空间,CS1 分配给了ISA 的I/O 地址空间,所以要对CS0、 CS1 对应的两组相关寄存器进行设置。其中LAS0RR 、LAS0BA 、CS0BASE 用于设置PCI 到 ISA 的存储器地址空间的映射;LAS1RR、LAS1BA 、CS1BASE 用于设置PCI 到ISA 的I/O 地 址空间的映射;LAS0BRD 、LAS1BRD 用于将时序设置成能满足ISA 总线的要求。此外,须 将INTCSR 寄存

文档评论(0)

karin + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档