简化电源设计开发与评估.docVIP

简化电源设计开发与评估 　　摘要：本文介绍了如何配置System Monitor的外部通道来进行 　　电源监控，并提供了一些针对PCB实现的建议和指导。 　　关键词：静态电流；电源；监控；PCB 　　 　　System Monitor简介 　　 　　Virtex-5 FPGA System Monitor的核心是一个200 kSPS(20万次采样每秒)的模拟数字转换器(ADC)。图1给出了System Monitor的框图。system Monitor为访问片上的关键FPGA模拟信息提供了方便。ADC的输入是管芯内建温度和电压传感器。利用其17个外部通道，System Monitor还可以测量PCB(印制电路板)或外部封装的物理环境参数。控制逻辑部分实现了常用的自动通道排序、过滤和告警等监控功能。所有这些功能都是用户可编程的，并可以在运行过程中经由动态重配置端口(DRP)通过FPGA逻辑中的寄存器文件接口来定制。DRP是多种XilinxFPGA模块中提供的标准总线接口。该端口支持对特定模块的配置进行动态更新。或者，也可以通过JTAG测试访问端口(TAP)，从外部访问寄存器文件接口。事实上，在利用JTAG TAP配置器件前，就可以访问和应用System Monitor功能。 　　 　　 　　电源验证 　　 　　随着电流需求的增加和电源电压的降低，提高了对电源系统中阻抗的敏感性，进一步加大了电源系统设计的复杂度。供电电压的降低意味着电源电压的误差裕量更小。也就是说，容差绝对值与电源电压本身成比例。例如，1VVccint供电电压的容差指标是±5％或±50mV。对于5A的电流需求、PCB电源系统中仅10mQ的未记串联电阻和标称电压为1V的电源，所传递的电源电压的直流电平就已经达到所规定的下限值(即，当5A电流流经10nlQ PCB阻抗时，在稳压器和Virtex-5器件之间产生50mV的PCB电压降，因此器件的实际供电电压为0.95V)。 　　现代BGA形式的封装几乎不可能在器件的焊球上附加物理探针，因此很难确定FPGA的实际供电电平。system Monitor解决了这一问题。片上实际供电电压的精确测量第一次变得可行且易于实现。system Monitor功能集成的内部电压传感器能够以1％的精度对Vccnt和Vccaux电压进行片上测量。 　　直接在器件管芯上精确测量出的供电电平为开发工程师提供了用于确定所需电源直流(DC)设置点的关键信息。这避免了因为缺乏对电源和负载间压降的了解而设置过多的裕量。就功耗来说，电源电平的过多裕量代价高昂。静态功耗约与直流电平的立方成正比。动态功耗约与直流电平的平方成正比。例如，直流电平降低2％意味着静态功耗降低约6％，动态功耗降低约4％。 　　 　　System Monitor的外部通道可用来测量PCB板上其他点的电平。唯一的限制是施加在system Monitor输入上的待测电平必须落在SystemMonitor规定的输入范围内。利用简单的电阻分压网络可以将大于1V的待测电压衰减到规定的范围内。如图2所示。 　　图2中，信号被衰减为原有的1/5，再输入到SystemMonitor进行测量。SystemMonitor以单极模式测量得到0.5V的电压电平，并返回代表这一电平的代码。然后，将测量结果放大5倍，从而可以得至Ⅱ待测电源电压。 　　就PCB实现来说，有几点需要注意： 　　要保证衰减时的精度，电阻分压网络使用的电阻必须精确。 　　连接到SystemMonitor输入的布线必须采用紧耦合差分方式实现。保持这些路径紧耦合确保了任何可能的噪声拾取是共模的，从而能够被System Monitor的差分模式所抑制。 　　除了System Monitor输入路径上的其他带宽限制电路以外，必须在其外部模拟输入对上放置一个低通(抗混)滤波器网络，并且应当尽可能靠近器件引脚。这一低通滤波器旨在滤除进入ADC的高频分量，避免测量不可靠。 　　与所有System Monitor输出一样，这一数据可以通过JTAG TAP读取。可以使用PCB的标准JTAG基础结构设计来确定原型电源系统的完整性，甚至是在FPGA位流最终完成之前。当然，当评估IR压降时，必须在工作电流存在的条件下进行测量。 　　 　　 　　实时VCCINT电源测量 　　 　　在系统设计的开发/评估阶段，systemMonitor与外部分流电阻相结合可以有效地用于、Vccint电源的测量。测量的具体布置如图3所示。System Monitor可测量低阻值精确分流电阻两端的电压降(Vkelvin)。利用已知的分流电阻阻值Rshont和由SystemMonitor准确测量的分流电阻两端的电压降Vkelvin，