华南理工自动化复试 微机原理微综合测试题二.docVIP

“微机系统原理与接口技术”综合测试题二 一、单选题 （ ） 1. 8086CPU在执行MOV AL，[BX]指令的总线周期内，若BX存放的内容为1011H，则和A0的状态是 。 A. 0，0 B. 0，1 C. 1，0 D. 1，1 （ ）2. 设x＝－46，y＝117，则[x－y]补和[x＋y]补分别等于 。 A. D2H和75H B. 5DH和47H C. 2EH和7lH D. 47H和71H （ ）3. 8086CPU在进行无符号数比较时，应根据 标志位来判别。 A. CF和OF B. CF和PF C. CF和ZF D. ZF和OF （ ）4. 执行下列程序后，（AL）= 。 MOV AL，92H SUB AL，7lH DAS A. 21 B. 11 C. 21H D. 11H （ ）5. 下列指令中正确的是 。 A. MOV AX [SI] [DI] B. MOV BYTE PTR［BX］，1000 C. PB8 EQU DS：[BP＋8] D. MOV BX，OFFSET [SI] （ ）6. 在PC/XT中，NMI中断的中断矢量在中断矢量表中的位置 。 A．是由程序指定的 B．是由DOS自动分配的 C．固定在08H开始的4个字节中 D．固定在中断矢量表的表首 （ ）7. 在8086中，（BX）＝8282H，且题中指令已在队列中，则执行INC [BX]指令需要的总线周期数为 。 A．0 B．1 C．2 D．3 （ ）8. 微机系统中若用4片8259A构成主、从两级中断控制逻辑，接至CPU的可屏蔽中断请求线INTR上，最多可扩展为 级外部硬中断。 A. 32 B. 29 C. 28 D. 24 （ ）9. 当存储器读写速度较慢时，需产生一个READY信号以实现与CPU的同步，CPU将在总线周期的 时候采样该信号。 A. T2下降沿 B. T3下降沿 C. T2上升沿 D. T3上升沿 （ ）10. 8086中， 组寄存器都可以用来实现对存储器的寻址。 A. AX，SI，DI，BX B. BP，BX，CX，DX C. SI，DI，BP，BX D. BX，CX，SI，DI 二、多选题 （ ）1. 下列属于8086的BIU组成部分的有______________。 A.通用寄存器组 B. 总线控制逻辑 C. ALU D. 物理地址加法器 （ ）2. 若需将数据段中的源串传送到附加段的目的串，可用的指令有______________。 A. MOV B. MOVS C. SCAS D. LODS和STOS （ ）3. 执行时可能改变IP值的指令有_________________。 A. 调用及返回指令 B. 中断及返回指令 C. 转移指令 D. 串操作指令 （ ）4. 下列指令中，_________________的源操作数采用的是直接寻址。 A. MOV AL，[23H] B. MOV DX，AX C. MOV AL，0FFH D. IN AL，23H （ ）5. CPU与存储芯片的连线方式将影响____________________。 A. 存取速度 B. 地址分配 C. 功耗 D. 地址重叠度 （ ）6. 在CPU与外设之间设计接口电路的目的主要有____________________。 A. 解决驱动能力问题 B. 控制数据传送速度 C. 完成数据形式转换 D. 负责CPU与外设的联络 （ ）7. 8255A的B口设置为方式1输出，其引脚收到一个负脉冲说明 _________。 A. CPU已将一个数据写到端口B B. 外设已将数据由端口B取走 C. 请求CPU送下一个数据 D. INTRB引脚上的中断请求已被CPU响应 （ ）8. 8086/8088 CPU响应硬中断NMI和INTR时，相同的条件是 ____________。 A. 允许中断 B. 当前指令执行结束 C. CPU工作在最大组态下 D. 不处于DMA操作期间 （ ）9. 下列各类存储