一种RFLDMOS内匹配电路的设计的方法.docVIP

一种RFLDMOS内匹配电路的设计的方法 　　摘 要： 介绍了通过测试及ADS软件去嵌入得到RF?LDMOS管芯阻抗的方法，并通过测试结果验证其准确性。介绍了两种常用的内匹配电路形式及其特点，并采用其中一种通过ADS和HFSS两款仿真软件实现一款自主研发的45 mm 栅宽RF?LDMOS内匹配电路，说明了内匹配电路设计的一般步骤以及MOS电容和键合线HFSS仿真实现。测试结果表明，该匹配电路实现了预期功能，在工作频带内得到了较为稳定的输入/输出阻抗，同时1 dB压缩点增益达到16.5 dB，功率达到48.9 dBm，器件每毫米栅宽功率密度达到1.7 W/mm。 　　关键词： RF?LDMOS； 内匹配电路； MOS电容； 键合线 　　中图分类号： TN710?34 文献标识码： A 文章编号： 1004?373X（2014）09?0134?04 　　0 引 言 　　射频功率放大器在现代通信设备中得到很广泛的应用，RF?LDMOS凭借其良好的热稳定性、高增益、高线性、高耐压、高输出功率和相对低廉的成本成为射频功率放大器的核心部件，其重要性不言而喻。实践证明，通过增加管芯栅宽的方法可提高器件的功率输出，这就使得管芯的输入/输出阻抗都很小，如果仅采用外匹配无法充分发挥管芯的大功率特性，甚至导致功放管振荡而造成永久性损伤。因此，研究RF?LDMOS内匹配电路有着非常重要的现实意义。现阶段主流内匹配解决方案是用MOS电容和键合线来完成。 　　本文针对一款中国科学院微电子研究所研发的RF?LDMOS，其工作频段为1.2～1.4 GHz，为其设计了封装内匹配电路，实现在工作频段内ZS和ZL分别达到（1.18-j*3.21） Ω和（2.07+j*3.06） Ω，Loadpull测试结果表明这款RF?LDMOS的[P1 dB=]48.9 dBm，[G1 dB=]16.5 dB，功率密度达到1.7 W/mm，说明本文中提及的内匹配电路设计方法行之有效，具有一定的借鉴意义。 　　1 内匹配电路的设计 　　内匹配电路的主要作用是在工作频带内实现功放管无条件稳定，并且是阻抗值提升达到应用要求。 对于大栅宽器件而言，直接测量管芯阻抗难度大，在这里采取间接地方法得到管芯阻抗：在片测量小栅宽管芯的[S]参数得到其阻抗值，虽然大栅宽器件阻抗值和小栅宽管芯阻抗值并不是简单地倍数关系，但是仍然可以用并联关系估算大栅宽管芯阻抗值，然后针对这个阻抗值，设计一个内匹配电路，通过测试和对夹具和该内匹配电路去嵌入得到管芯的[S]参数，即可求得其准确阻抗值，最后的测试结果说明这种方法是行之有效的[1]。本文针对的这款芯片估算得到的管芯[ZSZL]在1.3 GHz分别为（0.23+j*2.2） Ω和（0.58+j*3.9） Ω，然后通过前述方法得到的输入/输出端管芯阻抗见表1。 　　内匹配电路在实现阻抗转换的同时必须提供信号通路，所以主流的单级匹配电路形式有以下两种： 　　图1所示匹配电路主要应用于输出端匹配，在工作频带内[L1，][C1]以及器件输出电容谐振实现阻抗转换[1]，其中并联支路中的电容是滤波电容，其容值必须足够大，以保证工作频带内电感有效短路时能隔离直流分量[2?3]，但有时管壳空间受到限制，大电容不容易实现。图2所示匹配方式并不受这样的限制，还可以起到低通滤波器的作用，常用于输入端匹配。本文所针对的这款RF?LDMOS输入端就是采用这种匹配方式，因为管壳空间有限且输出端阻抗已经达到应用要求，故输出不作匹配。 　　 　　图1 电路形式（一） 　　 　　图2 电路形式（二） 　　得到管芯阻抗后，具体设计过程由以下几步组成： 　　（1） 由键合线长度分布区间，通过HFSS仿真确定键合线电感值分布范围； 　　（2） 结合管壳寄生电容，用ADS优化仿真得到最优电容电感值； 　　（3） 用HFSS仿真得到电容尺寸以及键合线的形状、跨度等参数； 　　（4） 对比HFSS，ADS仿真结果，验证仿真正确性； 　　（5） 封装，测试，分析。 　　采用的键合线直径为30 μm，放置管芯和电容后，键合线跨度从1.5～2.5 mm变化，拱高从0.3～0.6 mm变化，根数从5～30根变化，得到键合线的感值范围在1.2～1.4 GHz为0.11～0.34 nH。取中心频点1.3 GHz管芯阻抗（0.12+j*1.0） Ω匹配，ADS优化仿真得到[L1=]0.31 nH，[C3=50 pF，][L4=0.21 nH，]匹配后[ZS=]（1.04-j*5.59） Ω，其仿真原理图及仿真结果如图3，图4所示，该电路在1.2～1.4 GHz的[ZS]分别为：（0.55-j*4.25）～（1.78-j*6.45） Ω。 　　 　　图3 ADS仿真原理图