实验四38译码器实验(王赟).doc.docVIP

本科学生综合性实验报告 学号 094090xxx 姓名 王 赟 学院 物电学院 专业、班级 物理09物理D班 实验课程名称 数电实验 教师及职称 张超 开课学期 2011 至 2012 学年 上 学期 填报时间 2011 年 10 月 20 日 云南师范大学教务处编印 一．实验设计方案 实验序号 四 实验名称 3/8译码器实验 实验时间 2011-10-18 实验室 数电实验室 1．实验目的 1.掌握中规模集成电路译码器的工作原理及逻辑功能。 2.学习译码器的灵活应用。 2． 实验原理、实验流程或装置示意图 74LS138管脚图见附录，其与非门组成逻辑图见图5-1。 图5-1 控制输入端S1=1，S2=S3=0，译码器工作，否则译码器禁止，所有输出端均为高电平。 1、译码器逻辑功能测试 1) 按图5-2接线。 图5-2 根据表5-1，利用开关设置S1、S2、S3、及A2、A1、A0的状态，借助指示灯或万用表观测Q0-Q7的状态，记入表5-1中。 表5-1 输 入 输 出 S1 S2 S3 A2 A1 A0 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 0 Φ Φ Φ Φ Φ Φ 1 1 Φ Φ Φ 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 1 0 0 1 0 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 1 2、 用两片74LS138组成4-16线译码器 按图5-3接线，利用开关改变输入D0-D3的状态，借助指示灯或万用表监测输出端，记入表5-2中，写出各输出端的逻辑函数。 表5-2 输 入 输 出 D3 D2 D1 D0 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q10 Q11 Q12 Q13 Q14 Q15 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 3、利用译码器组成全加器线路 用74LS138和74LS20按图5-4接线，74LS20芯片14脚接 +5v,7脚接地.利用开关改变输入Ai、Bi、Ci-1的状态，借助指示灯或万用表观测输出Si、Ci的状态，记入表5-3中，写出输出端的逻辑表达式。 图5-4 表5-3 输 入 输 出 S1 Ai Bi Ci-1 Si Ci 0 Φ Φ Φ 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 3．实验设备及材料 SAC-DS4数字逻辑电路实验箱 1个 万用表 1块 74LS138 3-8线译码器 2片 74LS40 双四输入与非门 1片 4．实验方法步骤及注意事项 1、译码器逻辑功能测试 1) 按图5-2接线。 图5-2 根据表5-1，利用开关设置S1、S2、S3、及A2、A1、A0的状态，借助指示灯或万用表观测Q0-Q7的状态，记入表5-1中。 表5-1 输 入 输 出 S1 S2 S3 A2 A1 A0 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 0 Φ Φ Φ Φ Φ Φ 1 1 Φ Φ Φ 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 1 0 0 1 0 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 1 2、 用两片74LS138组成4-16线译码器 按图5-3接线，利用开关改变输入D0-D3的状态，借助指示灯或万用表监测输出端，记入表5-2中，写出各输出端的逻辑函数。 图5-3