槽栅MOSFETs器件特性及其工艺技术研究-微电子学与固体电子学专业论文.docxVIP

槽栅MOSFETs器件特性及其工艺技术研究-微电子学与固体电子学专业论文.docx

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
槽栅MOSFETs器件特性及其工艺技术研究-微电子学与固体电子学专业论文

摘要 1 摘要 深亚微米范国内的半导体器件面临着很多特性和工艺难题,改变器件结构是 问题的解决方法之一。槽栅 MOSFET 被认为是深亚微米范围内极具应用前景的器 件结构。本文从器件特性、工艺技术以及理论分析三方面对槽栅器件进行了分析 研究。 首先对槽栅器件的性能进行了仿真,并与平面器件进行了比较,指出其性能 上的改进主要源于四槽结构所带来的拐角效应,因而较好地抑制了小尺寸效应, 但同时也导致了漏极驱动能力降低和寄生电容增大的问题。 其次,对槽栅器件的制备工艺进行了模拟仿真,重点是如何较好地解决杂质 元素向栅氧化层中的扩散,并针对该问题提出了若干可行的工艺方法,如改变生 长时的气体组分、改变工艺顺序等。 RIE 刻蚀是槽栅器件制备中的关键工艺步 骤,通过测量 RIE 刻蚀后 Si/Si02 系统的高频和准静态 c-v 曲线,分析研究了 RIE 刻蚀对 Si/Si02界面特性的影响。 论文最后针对槽栅 PMOSFET ,对其阀值电压的解析模型进行了简单推导, 并将理论值与模拟值进行了比较,分析了误差产生的原因。 关键词:槽栅 MOSFET 拐角效应 RIE 阙值电压解析模型 Abstract lt Abstract As advancing into the deep-sub-micrometer regime,semiconductor devices face many di筋culties in characteristic and technology. One of 耻 solutions to these problems is to change the structure of the devices. The grooved gate MOSFET has been reg缸ded 臼 a promising device in the regime and it is investigated in device characteristic,technology and theoretical calculation,respectively in 也is thesis. First,the characteristics of the grooved gate MOSFETs are studied and their simulated performance is comp缸ed wit单位at of conventional p险法r MOSFETs. One point related to the simulation is 也at the improvement in the characteristic comes from the ∞ncave corner e能ct caused by the groove. It is the corner effect that suppresses those efl如ts originating 企om small size. But at the s缸ne tìme,it decreases the drain- current-命iving capability and increases the p盯asitic capacitance. The fabric聪on t创胁。Iogy is simulated,the emphasis is put on 也e penetratìon of the dopant 企om source and draìn to the gate insulator,and some possible ways are put for宵夜d such as changing 也e atlnosphere 部ld the s吨咀ence. RIE is a key step ìn the process ,也e influence of reactive ion etching on the Si/Si02 interface is analyzed by me韶山ing the high frequency and quasi static C-V curve of the interface after etching. At last,a simple analytical model of the 巾eshold voltage is deduced. The calculated values 盯e compared with those simulated ones and the reasons which cause the error are analyzed. Keywords:

您可能关注的文档

文档评论(0)

peili2018 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档