姜书艳 数字逻辑设计及应用 26知识课件.pptVIP

Chapter 9 Memory, CPLD and FPGA ( 存储器、CPLD和FPGA); ;Basys2 FPGA Board; ;Nexys?2 FPGA Board; 基于Xilinx FPGA的动态可重构配置课程 ; Memory (半导体存储器); 各种存储器中结构最简单的一种。在正常工作时它存储的数据是固定不变的，只能读出，不能随时写入，故称只读存储器。 分类： 使用的器件类型: 二极管ROM 双极型三极管ROM MOS管ROM 数据的写入方式: 固定ROM：无法更改，出厂时已定 可编程ROM（PROM）：用户只可写入一次 可擦可编程ROM（EPROM）：可写可擦，但费时长，操作复杂 电抹可编程ROM（E2PROM）;ROM电路都包含地址译码器、存储单元矩阵和输出缓冲器三个部分：; 二极管ROM;工作原理： 地址译码器将地址A1A0译成W0～W3中的一个高电平输出信号。 存储矩阵实际上是一个编码器，当W0～W3输出高电平信号，则在D0～D3输出一个四 位???值代码。;二极管ROM的结点图（阵列图）;NMOS管存储矩阵;可编程只读存储器 PROM：所有的存储单元均为0或1，可根据需要改写一次 存入数据（编程）的方法：熔断法，PN结击穿法;EPROM：可根据需要改写多次，将存储器原有的信息抹去，再写入新的信息，允许改写几百次 方法：利用雪崩击穿，采用特殊的雪崩注入MOS管或叠栅注入MOS管 擦除方式：紫外线照射 特点：擦除操作复杂，速度慢，正常工作时不能随意改写 E2PROM：允许改写100～10000次 方法：利用隧道效应，采用具有两个栅极的特制NMOS管和一个普通NMOS管;E2PROM：允许改写100～10000次 擦除方式：加电 特点：擦除操作简单，速度快，正常工作时最好不要随意改写 Flash Memory:快闪存储器 方法：采用特殊的单管叠栅MOS管，写入用雪崩注入，擦除利用隧道效应 擦除方式：加电 特点：擦除操作简单，集成度高，容量大;例1用一个ROM实现如下函数，并画出其结点图;画结点图;例2用一个ROM实现二进制码到格雷码的转换;画结点图; 随机存取存储器(RAM); SRAM的结构框图;存储矩阵：在译码器和读/写控制电路的控制下既可以 写入1或0，又可以 将所 存储的数据读出。存储矩阵中 的单元 个数即存储容量 地址译码器：将输入的地址代码译成某一条字线的输出信号，使 连接在这条字线上的存储单元 或读/写控制电路接通，然后才能对这些单元 进行读或写。 读/写控制电路：对电路的工作状态 进行控制 片选输入端CS，读/写控制，输出缓冲电路; =1，执行读操作，将存储单元 里的内容送到输入/输出端上； =0，执行写操作，输入/输出线上的数据被写入存储器； CS=1时RAM的输入/输出端与外部总线接通； CS=0时RAM的输入/输出端呈高阻态 ，不能与总线交换数据；; 2114的结构框图;共有1024×4=4096个存储单元 ，排成64×64矩阵。 1024（=210），共有10个地址输入端A0～A9。 分 成两组译码 I/O1～I/O4既是数据输入端也是数据输出端; SRAM的典型存储单元： ; 动态随机存储器DRAM;DRAM电路总体结构： 1位输入 1位输出 地址分 时输入; RAM的扩展 当使用一片RAM器件不能满足存储量 的需要时，可以将若干片RAM组合到一起，接成一个容量 更大的RAM。 位扩展方式: 输入全部并接，输出分别接出 如果每一片RAM中的字数已够用而每个字的位数不够用时，应采用位扩展的连接方式，将多片RAM组合成位数更多的存储器。 例1 用1024×1位RAM接成1024×8位RAM。;字扩展方式: 输入低位和 并接，输出全部并接 , 输入高位通过译码控制片选 如果每一片RAM中的位数已够用而字数不够用时，应采用字扩展方式（也称地址扩展方式）。 例2. 用四片256×8位RAM接成一个1024×8位RAM 256（=28），1024（=210），每一片RAM只有八位地址输入端，而1024为10位地址输入端，故需增加两位地址码A9、A8。 由于 每一片RAM的数据端I/O1～I/O8都有三态 缓冲器，而它们又不会 同时出现低电平，故可将它们的数据端并联起来，作为整个RAM的八位数据输入/输出端。; RAM的字扩展接法;各片RAM电路的地址分 配; Programmable Logic Device (可编程逻辑器件); 可编程逻辑器件;规格： 变量 输入与阵列输出 + 或阵列输出 任