片上网络GALS接口的设计.docVIP

片上网络GALS接口的设计 　　摘要：本文提出了一种基于握手协议的GALS接口设计方法。该接口采用异步FIFO作为输入缓冲区，有效降低了数据传输延迟；采用环形缓冲的概念来管理缓冲区，使接口具有了可扩展性。FPGA验证结果表明，该接口保证了适配单元与网络路由之间完成准确的异步传输，4通道的接口共占用了405个ALUT（Adaptive Look-Up Table）和支持211 MHz的时钟频率。 　　关键词: 片上网络；GALS；异步FIFO；环形缓冲 　　中图分类号：TP302.1文献标识码：A 　　 　　Design of GALS Interface for Network-on-Chip 　　HONG Jia-jie, WU Ning 　　（College of Information Technology Science, Nanjing University 　　of Aeronautics and Astronautics； Nanjing China； 210016） 　　 　　Abstract:This paper proposes a design method for GALS（Globally Asynchronous and Locally Synchronous） interface based on handshake protocol. The delay of data transfer is reduced by using asynchronous FIFOs as input buffers. The interface also uses concept of circular buffer to manage multi-buffers, so that the interface is scalable. The synthesis and simulation in FPGA show that our GALS can provide reliable asynchronous communication services, an interface with 4 channels required 405 ALUT （Adaptive Look-Up Table） and ran at 211MHz. 　　Key words: Network-on-Chip; GALS; Asynchronous FIFO; Circular buffer 　　 　　 随着片上系统（SoC，System-on-Chip）集成的IP核数目的不断增大，传统的基于总线的通信结构将严重制约整个芯片的性能[1]。片上网络（NoC，Network-on-Chip）将是一种有效的通信解决方案，它可以看作是将互联网应用到SoC设计领域的结果[2]。 　　NoC不需要全局同步时钟是其较之于总线结构的一个优点。随着工艺技术的进步和系统规模的增大，低延迟的全局时钟布线将会变得非常困难；同时，全局时钟产生了巨大的功耗[3]。全局异步局部同步架构（GALS）可以解决全局同步时钟带来的诸多问题，它可以应用于NoC的设计，NoC中的每个IP核是一个工作于独立时钟局部同步子系统，IP核与网络通过GALS接口以异步的方式进行数据传输[4]。 　　GALS接口是NoC同步时钟域与异步时钟域的分界，本文设计GALS接口是按照握手协议来协调数据在不同时钟域之间的异步传输。 　　 　　1GALS接口总体结构 　　 　　GALS网络接口可分为输出、输入两个端口，每个端口主要由通道缓冲区、缓冲区选择模块、基于握手机制的自时钟发生器、信号同步器四部分组成，它的总体结构如图1 所示。 　　数据缓冲区由若干个缓冲块组成，缓冲块可以由RAM或FIFO实现。在NoC中可以将通信服务划分为保证服务（Guaranteed services，GT）和尽力服务（Best-effort services，BE）[5]，相应的数据包也分为GT包和BE包。为此，可以将通道缓冲块分为两类，一类存储GT包，另一类用来存储BE包。GT服务的优先级较高，所以GT缓冲块的数据将优先得到服务。 　　对于输出缓冲区，往缓冲块写数据的过程同时也是数据组包的过程。数据从缓冲块的第二个地址开始依次写入，数据写入完毕后，再将数据包头写入首地址，这样就完成了一个数据包的组包过程，而从缓冲块读数据是从首地址开始的，所以输出缓冲块需用RAM实现。 　　对于输入缓冲区，从网络来的数据输入到缓冲对列，解包模块首先从首地址读取的包头信息，再根据包头信息从输入缓冲块中读取有效数据，由此可见，存取过程是一个先进先出的过程，为了提高数据吞吐率可采用异步FI