简易数字存储示波器电子综合实验的项目的设计.docVIP

简易数字存储示波器电子综合实验的项目的设计 　　摘 要:设计了一个电子综合实验项目简易存储示波器,让学生利用低频、数字电路、单片机技术、EDA技术等相关专业技能,完成方案设计、电路制作、直到最后的调试验收整个项目开发过程。培养学生应用已学的专业基础知识,进行项目设计和开发的能力。 　　关键词:综合实验数字存储示波器FPGA等效采样 　　中图分类号:TN206 文献标识码:A 文章编号:1007-9416(2010)09-0110-03 　　 　　Integrated Experiment Design of Simple Digital Storage Oscilloscope 　　 　　Zhou Li-qingChen Xiao-qiaoHuang Gen-chunZhang Wang-xianWang Qi 　　(School of Electronic Information,Wuhan University,Wuhan 430079,China) 　　 　　Abstract:An integrated experiment is developed to practice the students’ professional skills about circuit design,MCU technology,EDA technology etc.The entire project development process including program design,circuit production,system debugging and project acceptance,help Developing students comprehensive application abilities. 　　Key Words:Integrated experiment;Digital storage oscilloscope;FPGA;Equivalent sampling 　　 　　1 引言 　　目前在大部分高校的本科生培养方案中,电子线路、单片机技术、EDA设计等实验课程的建设已经趋于完善,基本满足本科教学的需求。然而,在综合设计能力培养上,尤其是在综合应用电路原理、处理器技术和理论算法等知识进行系统设计的综合实验课程基本处于空白状态。武汉大学电子系统综合设计课程组在总结了十几年电子竞赛培训经验的基础上,开设了电子系统综合设计实验课程,设计了简易数字存储示波器这一综合实验项目,让学生利用低频、数字电路、微机原理、单片机技术、EDA技术等相关专业技能,设计完成一个简易数字存储示波器,对学生综合应用能力的培养取得了明显的效果。 　　 　　2 实验要求 　　设计并制作一台具有实时采样方式和等效采样方式的数字示波器[1],示意图如图1所示。 　　要求被测周期信号的频率范围为10Hz～10MHz,仪器输入阻抗为1MΩ,显示屏的刻度为8div×10div,垂直分辨率为8bits,水平显示分辨率≥20点/div。垂直灵敏度要求含1V/div、0.1V/div、2mV/div三档。电压测量误差≤5%,输入短路时的输出噪声峰-峰值小于2mV。实时采样速率≤1MSa/s,等效采样速率≥200MSa/s,被测信号的显示波形应无明显失真。 　　 　　3 实验原理 　　3.1 采样原理 　　实时采样是在信号存在期间对其采样,对于周期正弦信号为了不失真地恢复被测信号,实际设计中一般需要在一个信号周期内取样4-10个点以上,A/D转换速率决定最高采样频率。这种采样方式可以根据不同扫描频率准确地对信号进行不同频率的采集,但在采样频率比较高的场合,对A/D转换速率要求高。 　　等效采样[2]是一种非实时的取样方式,当A/D的转换速率不高时,可采用等效采样即对于每一个信号周期仅采样一个点,用步进延迟的方法,对每个周期信号波形的不同点进行采样,从而获取整个波形的采样值。步进延迟是每一次采样比上一次采样点的位置延迟△t时间,一般以触发信号作为基准,每触发一次,往后延迟一定的时间。 　　3.2 垂直灵敏度的分析 　　题目基本要求垂直灵敏度含1V/div、0.1V/div、2mV/div档,垂直刻度为8div。对于不同的垂直灵敏度,示波器满度显示时输入信号的幅度为: 　　 　　设计采用的ADC能输入信号的最大峰-峰值为4V,当垂直灵敏度为1V/div,垂直方向8格满幅时,对应最大的信号峰-峰值为8V,不同的垂直灵敏度对应相应的放大倍数 　　3.3 扫描速度的分析 　　控制A/D转换的采样速率与扫描速度有关,A/D转换器的实际采样率可以根据设定的扫描速度来推算。设水平方向每一格内含N个点,扫描