袁佩宏第五单元_触发器和时序逻辑电路-精选（公开课件）.pptVIP

第五单元 触发器和时序逻辑电路 第一节 触发器 触发器是一种能记忆一位二进制数的存储单元。由它可以构造计数器、寄存器、移位寄存器等时序逻辑电路。在一定的外界信号作用时，触发器可以从一个稳态翻转到另一个稳态，当外界信号消失后，能保持更新后的状态。两个稳定的工作状态，一个是“0”态，即输出Q＝0、 。另一个是“1”态，即输出Q＝1、 。当无外界信号作用时，触发器状态维持不变。　 触发器分类 按功能分类分为：RS、JK、T、D触发器 学习时重点掌握触发器的逻辑符号、真值表、状态转换图、特征方程和逻辑波形图。 第五单元 触发器和时序逻辑电路 七、集成触发器 为了实用，必须解决“空翻”与“振荡”问题。 常采用的电路为：维持阻塞触发器、边沿触发器、主从触发器等三种触发器。 第五单元 触发器和时序逻辑电路 1．维持阻塞触发器 维持阻塞触发器是利用电路内部的维持阻塞线产生的维持阻塞作用来克服空翻的。 第五单元 触发器和时序逻辑电路 2．边沿触发器 边沿触发器是利用电路内部门电路的速度差来克服“空翻”的。一般边沿触发器多采用CP脉冲的下降沿触发，也有少数采用上升沿触发方式。 第五单元 触发器和时序逻辑电路 3．主从触发器 主从触发器具有主从结构，以此克服空翻。 主从触发器是双拍式工作方式，即将一个时钟脉冲分为两个阶段。 (1)CP高电平期间，主触发器接收输入控制信号。而从触发器被封锁，保持原状态不变。 (2)在CP由1→0时(即下降沿)主触发器被封锁，保持CP高电平所接收的状态不变，而从触发器解除封锁，接受主触发器的状态输出。 第五单元 触发器和时序逻辑电路 第二节 寄存器 用于将一组二值代码暂时存储起来的逻辑电路称为寄存器。一个触发器只能寄存1位二进制数。 第五单元 触发器和时序逻辑电路 寄存器存放数码的方式和从寄存器取出数码的方式都有并行方式和串行方式两种。输入、输出都为并行方式的寄存器一般称为数码寄存器。 其他三种输入、输出形式的寄存器，即串行输入并行输出、并行输入串行输出和串行输入串行输出的寄存器，统称为移位寄存器。 第五单元 触发器和时序逻辑电路 一、数码寄存器 数码寄存器只有存、取数码和清除原有数码的功能。 数据输出 清零端 触发器 门电路 置位端 输入控制 输出控制 一、数码寄存器 CP控制端， 上升沿作用 一、数码寄存器 二、移位寄存器 移位寄存器 不仅能存放数码而且有移位的功能。 移位寄存器不仅能存放数码，而且还具有运算功能。比如，数码左移一位，相当于乘以2； 二、移位寄存器 JK触发器 做成D触发器 J从Q来，K从 来 JK永远相反，也是D触发器 Q3Q2Q1Q0并行输出 串行输出 第五单元 触发器和时序逻辑电路 并 入 串 出 移 位 寄 存 器 并 入 串 出 移 位 寄 存 器 一位全加器 串入并出移位寄存器 D锁存器 第五单元 触发器和时序逻辑电路 第三节 计数器 计数器可主要用于数字运算、控制、测量及分频和产生节拍脉冲等。 计数器种类繁多，就数制而言，有二进制、十进制和任意进制计数器；就计数功能(计数方向)而言，有加法、减法和可逆计数器；而就进位方式而言，又有串行(异步)、并行(同步)和串并行计数器。 一、同步计数器 输入计数脉冲同时作用到各位触发器的CP端，各位触发器同时翻转并产生进位信号，由于不存在各级延迟时间的积累问题，故其工作速度快。 1．同步二进制计数器 VDD J=K=1，做成T触发器 来一个脉冲翻转一次 四个触发器由同一个CP脉冲控制，是为同步 隐含“与”功能 第五单元 触发器和时序逻辑电路 在构成同步（或者异步）二进制计数器时，不管采用什么逻辑功能的触发器，都应先接成T或T触发器。（D触发器将 倒送回本级D输入端、JK触发器接成J=K，作为T）。 同步加法器的连接规律： 加法低位的全为1，前面的翻转。所以高位的T接所有低位Q的与。 减法低位的全为0，前面的翻转。所以高位T接所有低位Q的与。 * * * * 本单元重点知识点 重点掌握触发器的逻辑符号、真值表、状态转换图、特征方程和逻辑波形图。 第五单元 触发器和时序逻辑电路 第五单元 触发器和时序逻辑电路 第五单元 触发器和时序逻辑电路 第五单元 触发器和时序逻辑电路 一、基本RS触发器 基本RS触发器是构成各种触发器的基本单元。 逻辑符号 逻辑图 逻辑符号 有两个输出端：Q、Q； Q的状态为触发器的状