第6章数字电路-精品·公开课件.ppt

* { end } 修改后的逻辑图 谢谢！ * 时序逻辑电路特点： (1) 时序逻辑电路由组合电路和存储电路组成； (2) 时序逻辑电路中存在反馈，时序电路的输出由电路的输入和电路原来的状态共同决定。 * 时序逻辑电路的分析就是根据时序逻辑电路图，找出电路状态和输出状态在输入变量和时钟信号作用下的变化规律，进而确定电路的逻辑功能、工作特性的过程。 由于电路状态变化具体表现在状态表、状态图和波形图中，因此，时序电路分析具体表现为根据电路求出电路的状态表、状态图或波形图。分析时序逻辑电路的一般步骤 * 其输出Y可理解为加法计数时向高位的进位和在减法计数时向高位的借位端。 * 当电路处于任意一个无效状态时，都能在CP时钟脉冲信号的作用下进入有效循环。本电路具有自启动能力。 * 异步时序逻辑电路的分析与同步时序逻辑电路相似, 不同的是在异步时序逻辑电路中，由于没有统一的时钟脉冲，分析时必须注意，触发器只有在其CP信号有效时，才有可能改变状态。否则，触发器将保持原有状态不变。因此，在考虑各触发器状态转换时，除考虑驱动信号的情况外，还必须考虑其CP端的情况。 * 同步时序逻辑电路的设计过程与分析相反。电路设计的任务是根据实际逻辑要求，选用适当的逻辑器件设计出能实现给定功能的同步时序逻辑电路。在数字系统中采用的逻辑器件不同,设计的方法各异。在此仅介绍用触发器及门电路设计同步时序电路的方法。 2、同步时序逻辑电路设计的一般步骤 状态化简后可减少所用触发器和逻辑门的数量，使设计出来的电路简单、经济、可靠。 等价状态：这些状态在输入相同的情况下，不仅输出相同，而且要转换到的次态也相同。 * 问题：为什么要进行状态化简？ * 3. 求出电路状态方程 * 4. 求输出方程 * 5. 列出其状态转换表，画出状态转换图和波形图 状态转换表 现 态 次态/输出信号 0 0 0 0 0 1 / 1 1 1 0 0 0 1 0 1 0 / 1 1 0 1 0 1 0 0 1 1 / 1 0 1 1 0 1 1 1 0 0 / 0 1 1 1 1 0 0 0 0 0 / 1 1 1 0 1 0 1 0 1 1 / 1 1 0 1 1 1 0 0 1 0 / 1 0 1 1 1 1 1 0 0 1 / 0 1 1 1 * 画出状态图 现 态 次态/输出信号 0 0 0 0 0 1 / 1 1 1 0 0 0 1 0 1 0 / 1 1 0 1 0 1 0 0 1 1 / 1 0 1 1 0 1 1 1 0 0 / 0 1 1 1 1 0 0 0 0 0 / 1 1 1 0 1 0 1 0 1 1 / 1 1 0 1 1 1 0 0 1 0 / 1 0 1 1 1 1 1 0 0 1 / 0 1 1 1 波形图（略） * 6.电路自启动能力的确定 本电路具有自启动能力。 * 6.2.3 异步时序逻辑电路的分析举例 1. 异步时序逻辑电路的分析方法： 要特别注意各触发器的时钟脉冲输入端的时钟信号状态。 时钟方程 触发器的驱动方程； 电路输出方程。 (1) 列出电路方程 (2) 求电路状态方程 (3) 列出状态转换表或画出状态图和波形图. 将驱动方程代入相应触发器的特性方程，求出电路状态方程。 —— 触发器时钟信号逻辑表达式； 分析步骤: * 例6.2.3 分析图6.2.7所示逻辑电路。 2. 异步电路分析举例: 解 (1) 写出电路方程式 ① 时钟方程 ②输出方程 ③驱动方程 CP0=CP, 上升沿触发 CP1=Q0 ，仅当Q0由0 ? 1时， Q1才可能改变状态。 (2) 求电路状态方程 (CP由0→1时此式有效) (Q0由0→1时此式有效) 如有时钟脉冲触发信号时，触发器状态变化； 如无时钟脉冲触发信号时，触发器状态不变。 * (3) 列状态表、画状态图和时序图 1 0 / 1 0 1 1 0 1 / 0 0 1 0 0 / 0 0 1 0 1 1 / 0 0 0 CP1 CP0 * (4) 逻辑功能分析 由状态图和时序图可知，此电路是一个异步四进制减法计数器，Z是借位信