基于Xilinx器件CPRI协议实现方法.PDFVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于Xilinx器件的CPRI协议实现方法 作者:哈尔滨工程大学信息与通信工程学院 邢立佳 李一兵 文献来源《今日电子》杂志 /magzine12184.asp 引言: 目前,分布式基站主要采用两种开放式接口标准:无线设备和无线设备控制部分分离的 CPRI 接口(Common Public Radio Interface)标准,还有基带处理、射频、网络传输和控 制层面都分离的 OBSAI接口(Open Base Station Architecture Initiative)标准。 CPRI主要针对WCDMA标准,实现相对容易,支持厂商以Ericsson、华为、Siemens、Nortel、 NEC 等为代表;OBSAI 接口研发有一定难度,标准完善相对复杂,支持厂商以 Nokia、Samsung、 中兴、Alcatel、烽火、首信等。本文就是在 CPRI 协议的基础上,介绍了一种在 CDMA系统 中使用 CPRI的逻辑设计方法,并给出了仿真波形。 协议简介: 针对 REC(Radio Equipment Control)和 RE(Radio Equipment)之间或者两个 RE 之 间的 IQ 数据、控制和管理数据及同步信息的传送,CPRI 定义了 L1 和 L2 层协议,其架构见 图 1。 图1 CPRI协议架构简图 图2 CPRI在系统中的位置 1 在 L2 层上,CPRI 支持两种控制模式:HDLC 协议和以太网协议,所有的这些控制命令都 是和用户层面的 IQ 数据交织在一起,以时分复用的形式在电传输线或者光纤中传输,另外 协议还给厂家预留了一部分时隙,可以用来传输厂家自定义的信息。 CPRI 协议可支持四种数据速率,分别是 614.4Mb/s、1.2288Gb/s、2.4576Gb/s 和 3.0720Gb/s,这里的速率指的是光纤中串行信号的速率。因为 CPRI 主要是针对 WCDMA 制定 的,其基本帧周期是 1/3.84MHz,而CDMA 基本帧为 1/1.2288MHz,为了兼容 CDMA 的速率, 在使用 CPRI协议时需要进行调整,可以发现在 25 个CPRI 帧的时间内,可发送 8 个CDMA 基本帧,为了便于数据的对齐,参照图 3 的映射关系,在每 3 个CPRI帧的时间内传送 1 个 CDMA 帧,最后多余的第 25 个CPRI 帧用来传送 RSSI 信息,这样就可以在 CPRI 的3 个基本 帧中实现 CDMA 多路载波的复用,根据协议,最多可支持 21 路载波的复用。 参照 CPRI 协议,每 256个 CPRI 帧构成一个超帧,每 150 个超帧的长度为 10ms,称为 一个无线帧。协议规定每个超帧的起始字传输 K 码,利用K码来同步超帧和基本帧,并根据 加入载波和控制字的位置进行解帧、组帧,本次设计中采用 K28.5 进行同步,每收到 150 个 K 码标志时的时间长度为 10ms。 图3 CPRI帧和 CDMA帧的映射关系 控制字命令在每个基本帧的首个 16比特传输,CPRI 协议留有空余的位置,允许用户传 输自定义的控制字,各个厂家的控制字可以不同。 逻辑实现: CPRI 在整个系统中的位置如图 2 所示,它是整个逻辑设计的最外层,直接与光口连接, 其中光口 0用来连接上一级 RE 或者REC,光口1连接下一级 RE。在设计中采用支持 SERDES IP CORE的 Xilinx Virtex5 器件,每个 SERDES IP CORE 可以支持两个光口,方便级联,在 接收端,SERDES 可以直接将

文档评论(0)

***** + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档