7.1 计数器-课件.pptVIP

能自启动的4位环形计数器 状态图 由74LS194构成的能自启动的4位环形计数器 时序图 2、扭环形计数器 结构特点 状态图 即将FFn-1的输出Qn-1接到FF0的输入端D0。 能自启动的4位扭环形计数器 本节小结： 　　寄存器是用来存放二进制数据或代码的电路，是一种基本时序电路。任何现代数字系统都必须把需要处理的数据和代码先寄存起来，以便随时取用。 　　寄存器分为基本寄存器和移位寄存器两大类。基本寄存器的数据只能并行输入、并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据可以并行输入、并行输出，串行输入、串行输出，并行输入、串行输出，串行输入、并行输出。 　　寄存器的应用很广，特别是移位寄存器，不仅可将串行数码转换成并行数码，或将并行数码转换成串行数码，还可以很方便地构成移位寄存器型计数器和顺序脉冲发生器等电路。 7.3 顺序脉冲发生器 7.3.1 计数型顺序脉冲发生器 退出 7.3.2 移位型顺序脉冲发生器 7.3.1 计数器型顺序脉冲发生器 在数字电路中，能按一定时间、一定顺序轮流输出脉冲波形的电路称为顺序脉冲发生器。 计数器型顺序脉冲发生器一般用按自然态序计数的二进制计数器和译码器构成。 顺序脉冲发生器也称脉冲分配器或节拍脉冲发生器，一般由计数器（包括移位寄存器型计数器）和译码器组成。作为时间基准的计数脉冲由计数器的输入端送入，译码器即将计数器状态译成输出端上的顺序脉冲，使输出端上的状态按一定时间、一定顺序轮流为1，或者轮流为0。前面介绍过的环形计数器的输出就是顺序脉冲，故可不加译码电路即可直接作为顺序脉冲发生器。 时序图 译码器 电路图 计数器 用集成计数器74LS163和集成3线-8线译码器74LS138构成的8输出顺序脉冲发生器。 7.3.2 移位型顺序脉冲发生器 移位型顺序脉冲发生器由移位寄存器型计数器加译码电路构成。其中环形计数器的输出就是顺序脉冲，故可不加译码电路就可直接作为顺序脉冲发生器。 时序图 　在数控装置和数字计算机中，往往需要机器按照人们事先规定的顺序进行运算或操作，这就要求机器的控制部分不仅能正确地发出各种控制信号，而且要求这些控制信号在时间上有一定的先后顺序。通常采取的方法是，用一个顺序脉冲发生器来产生时间上有先后顺序的脉冲，以控制系统各部分协调地工作。 　顺序脉冲发生器分计数型和移位型两类。计数型顺序脉冲发生器状态利用率高，但由于每次CP信号到来时，可能有两个或两个以上的触发器翻转，因此会产生竞争冒险，需要采取措施消除。移位型顺序脉冲发生器没有竞争冒险问题，但状态利用率低。 本节小结： 时序图 时钟方程 FF0每输入一个CP翻转一次，只能选CP。 选择时钟脉冲的一个基本原则：在满足翻转要求的条件下，触发沿越少越好。 FF1在t2、t4、t6、t8时刻翻转，可选Q0。 FF2在t4、t8时刻翻转，可选Q1。 FF3在t8、t10时刻翻转，可选Q0。 状态方程 比较，得驱动方程： 电路图 将无效状态1010～1111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。 2、十进制异步减法计数器 选用4个CP上升沿触发的JK触发器，分别用FF0、FF1、FF2 、FF3表示。 状态图 输出方程： 时序图 时钟方程 FF0每输入一个CP翻转一次，只能选CP。 选择时钟脉冲的一个基本原则：在满足翻转要求的条件下，触发沿越少越好。 FF1在t2、t4、t6、t8时刻翻转，可选Q0。 FF2在t4、t8时刻翻转，可选Q1。 FF3在t8、t10时刻翻转，可选Q0。 状态方程 比较，得驱动方程： 电路图 将无效状态1010～1111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。 集成十进制异步计数器74LS90 7.1.3 N进制计数器 1、用同步清零端或置数端归零构成N进置计数器 2、用异步清零端或置数端归零构成N进置计数器 （1）写出状态SN-1的二进制代码。 （2）求归零逻辑，即求同步清零端或置数控制端信号的逻辑表达式。 （3）画连线图。 （1）写出状态SN的二进制代码。 （2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。 （3）画连线图。 利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。 在前面介绍的集成计数器中，清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置9功能。 用74LS163(4位二进制，