4第3章基本的VHL模型结构.doc

第三章基本的VHDL模型结构第一节概述 一、 VHDL基本组成： 实体说明entity 构造体 architecture 二、 三种编码格式 三、 标识符、数据对象、数据类型、词法、属性 实例：8位数值比较器(CC14585) library ieee; use ieee. std_logic_1164. all; use ieee. std_logic_arith. all; use ieee. std_logic_unsigned. all; entity comp8 is port ( a: in std_logic_vector(7 downto 0); b: in std_logic_vector(7 downto 0); elk : in std_logic; rst : in std_logic; agtb, altb, aeqb : out std_logic ); end entity comp8; architecture behav of comp8 is begin process (rst, elk) begin if rst- r then agtb〈=’ 0’ ； altb〈=’ 0’ ； aeqb〈=’ 0’ ； elsif elkevent and clk=，T then if ab then agtb=，r ; altb〈=’ 0’ ； aeqb〈二’ 0’ elsif a=b then agtb〈=’ 0’ ； altb〈=’ 1’ ； aeqb〈=’ 0’ else agtb=’ 0’ ; altb=’ 0’ ; aeqb=’ 1’ end if; end if; end process; end architecture behav; 第二节设计实体(Design entity) 实体(entity)是设计的基本模块和设计的初级单元，在分层次设计中，顶 层有顶级实体，含在顶级实体中的较低层次的描述为低级实体。配置(元件例 化)把顶层实体和底层实体连接起来。 在原理图设计中实体即电路符号(Symbol)，符号规定了电路的符号名、接 口和数据类型。由连线(或信号)将符号互连，建立设计所需的电路图。 设计实体：能够完整表达一个系统、电路板、芯片、小函数或逻辑门功能 的设计概括。 设计实体=实体说明（I/O功能）+构造体（逻辑功能） 实体说明：描述设计实体I/O端口及类属参数。 构造体：描述设计实体的功能。 1、实体说明 实体说明：定义了该实体与外部的接口关系，也可以描述一些参数化的数 值（类属），类似于一个电路符号。 四位全加器fulladd4实体说明： entity fulladd4 is port ( a，b : in std_logic_vector(3 downto 0); carry_in: in stdlogic; sum: out std_logic_vector(3 downto 0) carry_out: out std_logic); end entity fulladd4; 2、端口 端口：用port描述实体对外界连接的端口，实体说明中的每一个I/O信号 称为一个端口，对应于电路的一个引脚。 端口必须有端口名、方向（模式）、数据类型。 1） 、端口名命名规则要符合VHDL标识符规定。 2） 、模式：说明数据传输通过该端口的方向。4种模式： in out Buffer Buffer inout 3)、类型 a、IEEE 1076 标准定义了 boolean, bit, bit_vector, integer,直接使 b、IEEE 1164标准定义了最常用的std_logic，std_ulogic及它们各自的 矢量类型std_logic_vector、std_ulogic_vector。使用前，必须在实体说明前 打开库，才可使用。 library ieee; use ieee. std_logic_1164 all; std_lOgG是用手综合、仿真的标准逻辑。 c、 Maxplus II独有两个程序包，arith程序包支持unsigned和signed及 它们的矢量类型。unsigned程序包支持将std_logic直接按unsigned或signed 使用。 library ieee; use ieee. std_logic_arith all; use ieee. std_logic_unsigned. all; d、 Quartus II定义了一个关于数学运算的程序包：numeric;使用时 library ieee; use ieee. numeric_std. all; numeric程序包完全包含arith、unsigned和signed程序包的功能。 3