vhl程序设计教学大纲.docVIP

《VHDL硬件描述语言》教学大纲 一、 课程基本信息 课程名称：VHDL硬件描述语言 课程编码课稈类别：学科基础选修课程 适用专业：汁算机科学与技术 开课学期：第3学年第1学期 课程学时：32 课程学分：2 先修课程：数字逻辑电路 并修课程：算法分析 课程简介：vhdl是汁算机科学与技术专业选修的基础课程，主要讲述vhdl硬件描述语言的 基础知识，以及用vhdl硬什描述语言设汁的基木理论和方法。 数字逻辑电路课程包拈vhdl积序结构和描述、vhdl顺序语句，并行语句，数字逻辑单元的 设计等闪稃。 二、 课程教育目标 通过vhdl语言课程的学习，使学生掌握vhdl硬件描述语言的基本原理和设计方法，运用 vhdl语言设计基木的数字电路设计，为以U学计算机组成原理、计算机配置与维护等后续课 程以及从事数字电子技术领域的工作打下扎实的基础。 三、 课程教学内容、要求及学时安排 第一章EDA技术概述和vhdl语言 教学闪容】 EDA技术概述 vhdl语言概述 教学要求】 了解EDA技术和vhdl语言。 教学方法】理论联系实际，课堂讲授，课后作业等。 学时】1 第二章vhdl语言基础 教学內容】 vhdl程序结构 vhdl语言描述 vhdl语言的数拋类型 vhdl语言的顺序描述语句 vhdl语言的并发描述语心J 教学要求】 掌握vhdl语言的顺序描述语句，并发描述语句。 熟悉vhdl语言的结构。 了解vhdl语言的数裾类型。 教学方法】理论联系实际，课堂讲授，课后作业等。 学时】9 第三章数字逻辑单元设计 教学闪界】 组合逻辑电路设计 数据运算单元设计 时序逻辑电路没计 教学要求】 掌握组合逻辑电路设计和时序逻辑电路设计。 熟悉数裾运算单元设汁。 了解总线缓冲单元设汁。 教学方法】理论联系实际，课堂讲授，课后作业等。 学时】10 四、考核及成绩评定 （一） 命题原则与思想 综合考核所学知识、各章节的知识点、耍求掌握的基本知识和基本原理，试题难易适 中，学习成绩具有一定的区分度。 （二） 考试范围 第一章至第三章 （三） 考核要求 掌握重点内容，以及各章的知识点 （四） 考核类型 考试 （五） 试题类型 选择题、设计题、综合题 （六）试卷结构: 选择题占30%、分析设计题占30%、综合题占40% （七）成绩评定： 卷面成绩占70%,平吋成绩占30%。 五、其它说明 六、参考资料 《EDA原理及VHDL实现》何宾编著清华大学出版社2011.9 《EDA技术与VHDL》潘松编著清华大学川版社2011. 11 《VHDL程序设计教程》曾繁泰淸肀人学出版社2012.6 《电了?技术菽础数字部分》康爭光编高等教育出版社2004.9 课程负责人：吴坚 教研室负责人：杨润标 学院领异：左国超 B实验课教学大纲参考格式 《VHDL硬件描述语言》实验教学大纲 一、 课程基本信息 课程名称：Vhdl硬件描述语言 课程编码适用专业：计算机科学与技术 开课学期：第3学年第1学期 课程类型：非独立设课 课程学时：总学吋1学吋（其中理论课20学时,实验课12学吋） 课程学分：2 先修课程：数字逻辑电路 并修课程：计算机组成原现 内界简介：木课程实验主要UI的是使学生通过实验，进一步巩同所学知识。实验主要包括 QLARTS5. 0软件和硬件的使用，VHDL语言实现组介逻辑电路和时序逻辑电路等内容。涵 盖了木课程的重要基木知I只。 二、 实验课程的性质与任务 《vhdl硬件描述语言实验》是vhdl硬件描述语言课程屮的实验部分，木课程以验 证基本理论为主，将理论联系实际，着重培养学生的逻辑设计能力和动手能力，帮助学生 加深对vhdl硬件描述语言和数字逻辑电路的理解，培养良好的实验习惯。 三、 实验项目 实验一 QLARTS5. 0操作指南和仪器的使川 实验类别 验证 实验类型 专业 学时 3 实验的目的和要求 熟悉QUARTS5. 0操作指南和仪器的使用力‘法，掌握半加器的实现。 实验内容或原理 1） QUARTS5. 0操作指南和仪器的使用方法。 2） 用vhdl语言实现半加器。 实验步骤 1） 在编辑窗U屮实现半加器。 2） 熟悉QUARTS5.0操作。 3） 卜载并验证半加器的逻辑功能。 实验中主耍使用的仪器、设备 数字电路实验箱 实验材料 KH-310实验箱 实验安全和注意事项 1） 严禁带电操作。 2） 实验屮遇到糊味，芯什烫手或右M:他异常悄况时，立即断电，外报告老师 实验二编码器和译码器实验 实验类别 验证 实验类型 专业 学吋 3 实验的目的和要求 1） 熟悉编码器和译码器的逻辑功能。 2） 掌捉编码器的vhdl程序。 3） 掌握译码器的vhdl程序。 实验A容或原理 1） 运用vhdl语言编写