【大学课件】时序逻辑电路分析与设计方法知识分享.pptVIP

§5-3 时序逻辑电路分析与设计方法;; 解：由图可知，时钟脉冲CP加在每个触发器的时钟脉冲输入端上 因此，它是一个同步时序逻辑电路，可不写时钟方程。 （1）写方程式; 2）驱动方程： ;;; （5）检查电路能否自启动：110和111两个状态称为“无效状态”。 如果由于某种原因而进入无效状态， 只要继续输入CP，电路便会自动返回 有效状态，则该电路能够自启动。否 则不能自启动。 由以上分析知，图示电路为能自启动同步六进制加法计数器 ;;;;;5-3-2 时序逻辑电路的设计方法;;;;（5）画逻辑图： 根据选用的触发器和求得的输出方程和驱动方 程，即可画出逻辑电路图。 （6）检查电路能否自启动： 由于没有无效状