第6章_逻辑电路.pptxVIP

第六章 集成触发器本章主要介绍构成数字系统的另一种基本逻辑单元器件——触发器。其内容有：(1)? 触发器的特点及分类。(2)? 基本的RS触发器。(3)? 时钟控制的RS触发器，D触发器，JK触发器，T触发器的电路结构、逻辑功能及其描述方法。(4) 各种触发器的比较。 6.1 触发器的特点及分类 6.1.1 触发器的基本特点能够存储一位二值信号的基本单元电路称为触发器.每个触发器都应有两个互为相反的输出端Q和Q，而且触发器必须具备以下两个基本特点：第一，具有两个能自行保持的稳定状态，用来表示0和1两个逻辑状态，或者二进制数的0和1。第二，在不同的输入信号作用下，触发器可以从一个稳定状态翻转为另一个稳定状态。 6.1.2 触发器的分类触发器可分为两大类：一类是没有时钟输入端的基本触发器， 另一类是有时钟输入端的时钟触发器。本章重点介绍时钟触发器的逻辑功能，属性及描述方法。6.1.3 时钟触发器的分类1. 按逻辑功能分，时钟触发器常用的有四种：即：RS型触发器，D型触发器，JK型触发器和T型触发器。本章按逻辑功能分类重点介绍。2. 按结构和触发方式分，时钟触发器也有四种： (1)同步式触发器。 (2)维持阻塞触发器。(3)边沿触发器。(4)主从触发器。 6.2 基本RS触发器 基本RS触发器是各种触发器电路中结构形式最简单的一种。同时，它又是复杂电路结构触发器的一个基本组成都分。6.2.1 电路结构与工作原理 表6.2.1为或非门的功能真值表 表6.2.2 用与非门组成的基本RS触发器的功能表 。SDRDQnQn+1SDRDQnQn+1000000111100110011110000010101010111001*1* 10011011010001101100*1110*2.电路的工作原理： （1）当SD=1、RD=0时，Q=1,Q=0。（2）当SD=0,RD=1时,Q=0,Q=1。 （3）当SD=RD=0时，电路维持原来状态不变。（4）当SD=RD=1时，Q=Q=0，既不是定义的1状态，也不是定义的0状态。对（4），在SD和RD同时回到0以后，无法判定触发器将回到1状态还是0状态。因此，在正常工作时输入信号应遵守SD RD=0的约束条件，也就是说不允许输入SD=RD=1的信号。 用与非门构成的基本RS触发器图6.2.2 这个电路是以低电平作为输入信号的，所以用SD和RD分别表示置1输入端和置0输入端。在图6.2.2(b)的逻辑符号中，用输入端的小圆圈表示用低电平作输入信号，或者叫低电平有效。 6.2.2工作特性 由触发器电路图可以看出，在基本RS触发器中，输入信号直接加在输出门上，所以输入信号在SD或RD为1的全部作用时间里，都能直接改变输出端Q和Q的状态，这就是基本RS触发器的工作特点。由于这个缘故，也把SD(SD)叫做直接置位端； 把RD(RD)叫做直接复位端；并且把基本RS触发器叫做直接置位、复位触发器。 在图6.2.3(a)的基本RS触发器电路中，已知SD和RD的电压波形如图6.2.3(b)中所示，试画出Q和Q端对应的电压波形。解：实质上这是一个用已知的RD和SD状态确定Q和Q状态的问题。只要根据每个时间区间里SD和RD的状态去查触发器的功能表，即可找出Q和Q的对应状态，并画出它们的波形图。 图6.2.36.3 时钟RS触发器的结构、功能及其 描述方法 6.3.1 时钟RS触发器结构与工作特性1、电路结构与工作原理实现时钟控制的最简单方式是采用下图所示的同步RS触发器结构。该电路由两部分组成： （1）由G1、G2组成的基本RS触发器。（2）由G3、G4组成的输入控制电路。当CP=0时，门G3,G4截止，输入信号S、R不会影响输出端的状态，故触发器保持原状态不变。当CP=1时，S、R信号通过门G3,G4反相后加到由G1和G2组成的基本RS触发器上，使Q和Q的状态跟随输入状态的变化而改变。 在使用同步RS触发器的过程中，有时还需要在CP信号到来之前将触发器预先置成指定的状态，为此在实用的同步RS触发器电路上往往还设置有专门的异步置位输入端SD和异步复位输入端RD。只要在SD或RD加入低电平，即可立即将触发器 置1或置0，而不受时钟信号和输入信号的控制。 一般在CP=0的状态下进行置位或复位。触发器 在时钟信号控制下正常工作时，应使SD和RD 处于高电平。 6.3.2 时钟RS触发器的功能及其描述方法 1.功能真值表 QnSRQn+1说 明000011110011001101010101010011不定Qn+1= QnQn+1= 0Qn+1= 1Qn+1不定2. 激励表 经对上表的分析，RS触发器的激励表如下表所示。3、状态图(图6.3.4所示) QnQn+1S R