模拟数字转换器输入接口设计考虑.docVIP

模拟数字转换器输入接口设计考虑 　　要针对高速模拟数字转换器(ADC)设计输入接口，是一项富有挑战性的工作，特别是在高频下(＞100 MHz IF)。参考技术手册或是应用笔记的设计是个不错的起始点，但是这种方法会因为新设计的目标会因文件化的设计背离而受到限制。无论是在设计放大器耦合或是变压器耦合的接口，你都必须在许多取舍中做一平衡，以便将看似简单不复杂的电路予以优化。针对这项讨论，我们将会以具有10MSPS或是更高采样率的高速管线ADC的接口来做为考虑。 　　 　　前端设计设计的目标 　　 　　设计厂商会依据采样率、全功率带宽、失真度，功率消耗，数字输出拓璞、信道数量、以及对于应用装置有用的辅助特点来选用高速转换器。输入接口电路中有七项其它的参数特性：输入阻抗、电压驻波比(VSWR)、带通平坦度、信噪比(SNR)、无寄生动态范围(SFDR)、以及输入驱动位准。了解这些评量准则将可以让你在做出最佳的取舍时有所指引。 　　输入阻抗乃是输入接口呈现在其信号源上的特性负载。在大部份的设计当中，其值为50Ω。以变压器为基础的接口，其输入阻抗为来自于一次侧包含转换器在内整个变压器耦合网络的函数。针对主动式的缓冲接口，输入阻抗也就是缓冲放大器输入电路的阻抗。在放大器输出与转换器输入之间的阻抗匹配是一项独立的考虑，然而其重要性并不因此而有所降低。适当的阻抗匹配，其重要性会随着信号频率提高。 　　电压驻波比(VSWR)是一项无单位的参数，用以表现从所需带宽中之负载反射回来的信号功率量。这项参数会影响输入驱动位准，因为高VSWR(＞1.5)需要更多的增益或是驱动能力，这样才能够达成转换器的全幅输入。VSWR的重要性会随着信号的带宽而升高。 　　带通平坦度乃是在特定带宽上的振幅波动量。此参数在设计中要以dB设定。 　　带宽就只是系统所处理信号频率的范围。带宽可以只是基频(Dc≤fsignal≤fsample/2)，或是涵盖多重的转换器耐奎斯特区域(Nyquist zone)。 　　信噪比(SNR)是依据系统总体噪声位准的部份而定。一般来说，过度的前端带宽会使SNR降级。介于变压器或是放大器与转换器之间的抗锯齿滤波器(AAF)有助于使SNR最大化。 　　无寄生动态范围(sFDR)需求来自于系统的动态范围。通常二次与三次谐波失真会形成SFDR的限制。 　　输入驱动位准结合前端性能能够决定应用装置所需要的系统增益。 　　因为要满足如此多的需求，所以这些参数很自然的就会将整体设计带往不同的方向。这样就很难做具体的取舍。有一种可以利用雷达图的方法(图1)；在这种类型的图表当中，每个参数都有其自身的轴线。 　　 　　 　　第一步 　　 　　在新设计当中要设定的第一项参数就是带宽。此项动作有助于决定输入接口的拓璞以及确认候选的转换器。其中有三种类型的前端可供挑选：基频、带通或是超级耐奎斯特、以及宽带(图2)。放大器会促进DC的耦合。AC耦合的基频接口可以选择使用放大器或是变压器。大部分的带通设计会使用变压器，但是假如SFDR性能合乎需求的话则可以使用放大器。宽带的应用对于前端设计而言是最具挑战性的，因为它们需要三种类型当中最大的带宽。这些应用方式的执行可以从DC或是极低的MHz一直到1GHz以上，而且通常会使用以变压器为基础的接口。 　　 　　一但该设计的带宽设定好之后，下一步就是选择转换器的类型：缓冲型或是非缓冲型。针对本文所讨论的部份，我们将会考虑管线转换器，因为它们具有高采样率、适当的分辨率、以及合理的功率消耗。 　　非缓冲型ADC所消耗的功率比缓冲型转换器少，但是需要将外部的前端直接连结至其内部的交换式电容器取样保持(SAH)电路上。这将会出现两个问题。第一，输入阻抗会随频率与模式而改变，因为它会在取样与保持之间切换。第二，从取样保持电路注入电荷脉冲的转换器会切换回前端接口的输出，这可能会使连结至转换器模拟输入电路部份发生稳定误差(settling errors)。 　　非缓冲型转换器的差动输入阻抗在较低频率下(＜100MHz)会较高，并且在高于200 MHz时会转降至大约200Ω。输入阻抗的电抗成份(reactive component)也会随着频率而改变。要设计一种接口电路能够和转换器中与频率相关的输入阻抗相匹配是一项挑战。 　　缓冲型输入的转换器会比非缓冲型消耗更多的功率，这是因为高速缓冲的能源需求所致。生产厂商将缓冲型转换器的输入阻抗建立模型，使成为一个在输入频率范围中具有微小变异的固定式差动RC网络。晶体管级为转换器的切换节点提供了低阻抗源，降低切换瞬时的影响。 　　 　　界面拓 　　 　　在主动与被动前端拓璞之间得做不少的取舍。放大器会对前端的设计增加噪声与功率耗损。它们的优点包括有较小