低功耗混合逻辑电路设计-电路与系统专业论文.docx

万方数据 万方数据 独 创 性 声 明 本人郑重声明：所呈交的论文是我个人在导师指导下进行的研究工作及 取得研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中 不包含其他人已经发表或撰写的研究成果，也不包含为获得宁波大学或其他 教育机构的学位或证书所使用过的材料。与我一同工作的同志对本研究所做 的任何贡献均已在论文中做了明确的说明并表示了谢意。 若有不实之处，本人愿意承担相关法律责任。 签名： 日期： 关于论文使用授权的声明 本人完全了解宁波大学有关保留、使用学位论文的规定，即：学校有权 保留送交论文的复印件，允许论文被查阅和借阅；学校可以公布论文的全部 或部分内容，可以采用影印、缩印或其他复制手段保存论文。 （保密的论文在解密后应遵循此规定） 签名： 导师签名： 日期： 宁波 宁波大学硕士学位论文 低功耗混合逻辑电路设计 摘 要 随 着 集 成 电 路 的 发 展 ， 集 成 电 路 的 规 模 越 来 越 大 ， 集 成 度 越 来 越 高 ， 大规 模 集 成 电 路 的 性 能 决 定 着 电 子 设 备 的 性 能 。 目 前 ， 移 动 终 端 电子 设 备 对 于 集 成 电路 芯片 的 性 能 要 求 越 来 越 严格 ， 伴 随 着 工 艺 制 程 的 进 步 ， 漏 电 流 的 种 类 越 来 越 多 ， 漏 功 耗 占 电 路 总 功 耗 的 比 重 越 来 越 大 ， 因 此 高 速 低 功 耗 集成电路 芯 片 的 设计已经 成为集 成电 路行业发 展的 必然趋 势。 加法 运算 是 在 数 字 电子 系 统 中 最 基 本 的 算 术 逻辑 运 算 ， 加 法 器 是 数 字 系 统 中 最 基 本 的 逻 辑 运算 单元 ， 它 常 常 应 用 于 多 位 加 法 器 的 进 位 关 键 路 径 中 ， 是 影 响 电 子 设 备 性 能 的 重 要 因 素 之 一 。 本 文 列 举 了 多 种 常 用 加 法 器 ， 通 过 对 串 行 进 位 加 法 器 、 线 性 进 位 选 择 加 法 器 、 超 前 进 位 加 法 器 、 曼 彻 斯 特 加 法 器 等 的 研 究，分析 了其基 本原 理以及 进位关键 路径 的逻辑翻 转。 本学位论文通过对传 统的低功耗 CMOS 集成电路加法器进行 认真研究，总 结 了 传 统 加 法 器 的 优 缺 点 ， 在 此 基 础 上 ， 通 过 优 化 算 法 和 改 进 电 路 拓 扑 结 构 ， 分别设 计了新 型 4 位 超前进 位加法 器和 新 型 4 位 栅压 自举加 法器。 对电路 图在 SMIC130nm 工 艺 、 四 种 不同 输入 频 率 、 不 同 负 载 条 件 下 用 HSPICE 进 行 电 路 仿 真 ， 以 速 度 、 功 耗 、 功 耗 延 时 积 为 性 能 指 标 ， 分 别 对 电 路 进 行 综 合 对 比 和 分 析。仿真 结果 表 明 新 型 超 前 进 位 加 法 器 的 功 耗 延 时 积 相 比 于 串 行 进 位 加 法 器 和 传统超前 进位加 法器 分别减小 了 70%-72%和 64%-66%； 新型 栅压自举 加法器 的 功耗延时 积相比 于 其 他类型的 4 位加法 器 减小了 5%-45%。 通 过实验数 据，进一 步 证 明 了 新 型 超 前 进 位 加 法 器 和 新 型 栅 压 自 举 加 法 器 的 优 良 性 能 ， 为 集 成 电 路 设计者提 供了一 个可 靠的选择 。 关键词：漏电流，漏功耗，超前进位，栅压自举 I - 低功 低功耗混合逻辑电路设计 Low-Power Mixed Logic Circuit Design Abstract With the development of integrated circuit, the scale of integrated circuit is more and more big, the integration is higher and higher, the performance of the large scale integrated circuit decides the performance of electronic devices. At present, the mobile terminal electronic equipment for IC chip performance requirements more and more strict, with the process of technological progress, more and mo