基于fpga抢答器的设计（ppt）.pptVIP

刘延霄 基于FPGA抢答器设计 毕业设计论文 目 录 设计的背景 设计的功能 设计的原理 设计的流程 设计的结果 致 谢 抢答环节经常出现在竞赛、文体娱乐等活动当中，能够准确、公正、直观地根据抢答者的指示灯显示、数码显示和警示显示等手段指示出第一抢答者。一般竞赛抢答器除了第一抢答信号的鉴别和锁存功能，还有对提前抢答进行警报，计算各组参赛者的比赛得分。为了保证各种智力竞赛、比赛的准确性和公正性，所以对电子抢答器的研究就有其重要的意义。 1、能达到倒计时和计分功能。2、容纳四组参赛者同时抢答。3、设置抢答使能信号。4、若提前抢答，则对相应的参赛者发出警报。5、主持人确认结果，给出倒计时信号，时间为30秒。计数至0时停止，扬声器发出超时警报，中止回答。6、系统具有清零功能。7、电子抢答器电路有计分功能。 电子抢答器的输入信号包括复位信号CLR、抢答器使能信号EN、四组参赛者的抢答按钮A/B/C/D、倒计时中止按钮RST以及加分信号ADD；输出信号包括四组参赛者抢答状态的显示LEDA、LEDB、LEDC、LEDD及其对应得分、抢答器抢答成功的组别显示等。 4.1系统流程图 4.2模块介绍 4.2.1第一判断电路模块： 具有第一抢答信号的鉴别和锁存功能，在抢答开始后，当任意一路抢答器按下后，信号输入并进行锁存，这是其它抢答按键在按下也不起作用。此模块