针对Spartan-3FPGADDR2SDRAM存储器接口.PDFVIP

应用指南：Spartan-3 FPGA R 针对 Spartan-3 FPGA 的 DDR2 SDRAM 存储器接口 XAPP454 (v1.1.1) 2007 年 6 月 11 日 作者：Karthikeyan Palanisamy 摘要 本应用指南说明与 Micron DDR2 SDRAM 器件连接时，Spartan™-3 器件中 DDR2 SDRAM 存 储器接口的实现。本文档先简单介绍了 DDR2 SDRAM 器件的特性，然后对 DDR2 SDRAM 存 储器接口的实现进行了详细说明。 DDR2 SDRAM DDR2 SDRAM 器件是第二代 DDR SDRAM 器件。DDR2 SDRAM 存储器接口为源同步方式， 器件概述 并和 DDR SDRAM 等存储器一样支持双倍数据速率。DDR2 SDRAM 器件采用 SSTL 1.8V I/O 标准。 DDR2 SDRAM 器件利用 DDR SDRAM 架构实现高速运作。存储器使用控制器提供的差分时钟 运行。（网上的参考设计不支持差分选通信号。对此的支持计划稍后增加。）命令会在时钟的 每一个正边沿处寄存。双向数据选通信号 (DQS) 与数据一同发送，以便在接收器端进行数据捕 获。DQS 是 DDR2 SDRAM 器件在读取时以及控制器在写入时发送的选通信号。DQS 与数据 边沿对齐进行读取，与数据中心对齐进行写入。 对 DDR2 SDRAM 器件的读和写访问均为突发模式的。访问开始时会寄存一个激活命令，然后 是读或写命令。与激活命令一起的地址位被寄存，并用于选择待访问的内存块和行。与读或写 命令一起的地址位被寄存，并用于选择内存块和起始列位置，以便进行突发访问。 接口模型 DDR2 SDRAM 存储器接口经分层处理，可以简化设计并使其模块化。图 1 所示为经分层处理 的存储器接口。三层架构包括应用层、实现层和物理层。 © 2004ñ2007 Xilinx, Inc. All rights reserved.All Xilinx trademarks, registered trademarks, patents, and further disclaimers are as listed at /legal.htm. All other trademarks and registered trademarks are the property of their respective owners.All specifications are subject to change without notice. NOTICE OF DISCLAIMER:Xilinx is providing this design, code, or information as is. By providing the design, code, or information as one possible implementation of this feature, application, or standard, Xilinx makes no representation that this implementation is free from any claims of infringement. You are responsible for obtaining any rights you