基于SRAM型FPGA布线算法的优化及实现-电子与通信工程专业论文.docxVIP

Classified Index: TP332.1 U.D.C: 621.38 Dissertation for the Master’s Degree in Engineering SRAM-BASED FPGA ROUTING ALGORITHM OPTIMIZATION AND IMPLEMENTATION Candidate： Yan Qian Supervisor： Associate Prof. Fan Binwen Academic Degree Applied for： Master’s Degree in Engineering Specialty： Electronic and Communication Engineering Affiliation： Shenzhen Graduate School Date of Defense： December, 2014 Degree-Conferring-Institution： Harbin Institute of Technology 摘 要 现场可编程门阵列（FPGA）具有集成度高、灵活性大以及能减少工程 开发风险和一次性开发费用（NRE）等诸多优点。因此 FPGA 已成为当下数 字电路设计中一种越来越普遍的实现方式。随着半导体工艺尺寸进入深亚微 米甚至纳米级时代，FPGA 的逻辑容量不断提升，使之能满足于更大规模设 计的需要。为了充分利用这些新型的深亚微米甚至纳米工艺技术，必须在相 应的电子设计自动化（EDA）工具中重新构建 FPGA 的硬件结构，而布局布 线一直是 EDA 工具中技术难点之一。随着电路规模越来越大，在电路编制 过程中，布线阶段所花费的时间成本越来越大，因此，有必要不断优化布线 算法的效率，以达到时序的最优化进而提高开发的效率。 本论文在基于 SRAM 型 FPGA 的特殊结构的基础上，对布线器中的布线 算法进行了局部的优化。本文研究了如何在软件中对 FPGA 硬件结构进行建 模的问题，在 EDA 工具中采用结构描述语言（SDL），将硬件结构映射到软 件工具中。基于这种 SDL 描述，本文在考虑 FPGA 查找表（LUT）的特殊结 构后，提出了使用 PERMUX 实体的策略，测试结果表明在布线中使用该策 略后能有效提高布线灵活度，进而有效提高了布线算法的效率。另外，针对 几何查找的布线算法易受线网布线顺序影响的问题，研究了对各种排序方法 对布线性能的影响，通过实验测试对比，确定了最佳的线网布线顺序方案； 最后，本文还主要针对布线跨度大的线网，采用了全局布线的策略，并在实 际的使用中证明了该策略的有效性。 在布线算法的实现方面，本文在介绍了基本的布线算法之后，较详细地 介绍了布线算法的实现过程，并且在实现的过程中，又对布线的局部细节进 行了优化如增加搜索框以减少搜索深度等，实际测试数据表明以上各种优化 提高了布线器的整体效率。 关键字：FPGA；EDA；布线算法；查找表；PERMUX Abstract Field programmable gate array (FPGA) has high integration, excellent design flexibility and can reduce the risk of project development and non-recurring engineering (NRE). Therefore, FPGA has become an increasingly popular in digital circuit design today. As the semiconductor technology has developed into the deep sub-micron size even nanoscale, the logic capacity of FPGA becomes bigger and bigger to meet the needs of the larger design. In order to make full use of these new technologies in deep submicron and even nanometer, its essential to rebuild the FPGA hardware structure in the corresponding electronic design automation (EDA) tools. However, layout and routing have been one of the technical difficulties in these ED