嵌入式系统应用和开发.pptVIP

嵌入式系统应用与开发 张睿 2004年2月 第四章 PXA250处理器介绍 2、PWRMODE寄存器（CP14寄存器7） 用于进入空闲和睡眠方式。仅有两位, 称为M。 00：运行/快速方式。 01：空闲方式。 10：保留 11：睡眠方式 4.3 系统集成单元（SIU） 4.3.1 通用I/O PXA250应用处理机有81根通用输入输出（GPIO）管脚。每个都可以通过使用GPDR设置为输入或输出。许多GPIO脚有第二功能，有的能有多个第二功能。 这些管脚可程控它们为第二功能，但仍需通过GPDR设置它们的方向。 GPIO模块一共有27个32位寄存器，它们完成9种功能，每个有三个寄存器以设置81个GPIO。 GPIO寄存器 表5-6 GPIO寄存器 1、GPIO引脚电平寄存器（GPLR） 读出GPLR可得至GPIO引脚的状态。GPLR0的位31~0对应于GPIO31~0，GPLR1的位31~0对应于GPIO63~32，GPLR2的位16~0对应于GPIO80~64，GPLR2的位31~17为保留位。 2、GPIO引脚方向寄存器（GPDR） 置GPDR的位为1，可置对应GPIO脚为输出，复位时为0，置为输入。 3、GPIO引脚输出置位寄存器（GPSR）和引脚清零寄存器（GPCR）。 当某个GPIO脚设置为输出时，可向对应的GPSR位写入1来输出1，也可向对应的GPCR写入1来输出0。GPSR、GPCR只可写入。 4、GPIO上升沿检测允许寄存器（GRER）和下降沿检测允许寄存器（GFER）。 置位GRER/GFER的对应位，可编程每根GPIO检测上升沿、下降沿或任何跳变。在发生指定跳变时，置位状态位，它可控制产生中断。 5、GPIO跳变检测状态寄存器（GEDR） GEDR存放与GPIO脚有关的跳变状态位（1有效）。 6、GPIO第二功能寄存器（GAFR） 一共有六个GAFR，分别为GAER0_L、GAFR0_U、GAFR1_L、GAFR1_U、GAFR2_L、GAFR2_U。GAFR的的相邻两位对应于一根GPIO脚，记为AF位。两位AF可设置四种方式：普通GPIO和三种第二功能。另外GPIO方向寄存器GPDR可设置数据方向为输入或输出，这样最多可有六种第二功能。 PXA250有22个中断源。中断控制器只支持单优先级中断，但各中断可设置IRQ或FIQ，而FIQ优先级高于IRQ。 中断控制器可分为两部分；第一部部分包含中断层蔽寄存器（ICMR）和中断状态寄存器（ICPR）等。第二部分为该中断的源器件的寄存器。 4.3.2 中断控制器 中断控制器寄存器 实时时钟（RTC）可设置产生周期性信号。一般RTC可设置产生一个1Hz输出，用作系统时间基准。它还有一个闹钟功能，可由RTC在预定时间产生中断或唤醒事件。 4.3. 3 实时时钟 RTC寄存器 PX250有一个32位操作系统定时器，它的时钟来自3.6864MHZ振荡器。 4.3.4 操作系统（OS）定时器 OS定时器寄存器 脉冲宽度调制（PWM）可用来产生两个输出信号。它们基于3.6468MHZ时钟。PXA250有两路PWM：PWM0和PWM1。它们相互独立可从外部脚输出。 每个PWM包含： 1) 通过6位时钟分频和10位计数 器实现增强型周期控制。 2) 10位脉宽控制。 4.3.5 脉冲宽度调制 PWM寄存器 4. 4 DMA控制器 PXA250的DMA控制器（DMAC）有16通道DMA，可响应内部或外部设备的请求完成数据从主存贮器的读出和写入。 DMA描述 图5-5 DMAC框图 DMA通道分为四个组，每个组包含四个通道。在一个组中通道优先级为循环（round-robin）。组0（通道0~3）优先级最高，组1（通道4~7）优先级高于组2（通道8~11）和3（通道12~15）。宽带外围器件应程控为组0。存贮器传送和窄带外围器件应程控为组2或3。在所有通道同时运行时，每8次通道服务中4次为组0，2次为组1，其他为组2和3。 DMA优先级 内部外围器件通过外围总线连接至DMAC，使用流过（Flow-Through）数据传送。DMAC也能执行存贮器至存贮器的流过数据传送。直接连至外部数据脚上的外部器件，如辅助扩展芯片，必须使用流过数据传