StratixV器件设计指南.PDFVIP

Stratix V 器件设计指南 AN-625-1.0 应用笔记 ® ® 本应用笔记介绍了一套易于掌握使用的设计指导原则，并列出了 Altera Stratix V FPGA 设计中需要考虑到的一些因素。对于高密度、高性能的 Stratix V 器件，遵照 Altera 的建议来执行整个设计过程显得十分重要。本文档还可以协助您在设计初期对 FPGA 进行规划，这对于成功地满足设计要求是至关重要的。您可以使用第 53 页 “ 设 计查询表 ” 来验证是否遵循了每一项指导原则。 f 本应用笔记并没有含盖所有的 Stratix V 器件的详细信息及功能特性。要了解关于 Stratix V 器件及其功能特性，请参考 Stratix V Device Handbook。 本文档讨论了 Stratix V 器件体系结构，以及在设计中可能用到的 Quartus® II 软件和 第三方工具的相关事项。本文档所介绍的指导原则不仅有助于提高生产效率，也可以 避免一些常见的设计错误。表 1 显示了设计流程的各个阶段，并包括每一阶段所涉及 的指导原则的简要说明。 表 1. 设计流程阶段和指导内容汇总表 设计流程阶段 指导内容 系统规范 ( 第2页) 规划设计规范，IP选择 器件选择 ( 第4页) 器件信息，确定器件种类和密度，封装类型，移植，HardCopy ASIC和速度等级。 早期系统和电路板规划 ( 第8页) 早期功耗评估，散热管理选项，规划配置方案，规划片上调试 电路板设计的引脚连接考虑因素 上电，接电引脚，PLL连接，去耦电容，配置引脚，信号完整性，板级验证 ( 第16 页) 引脚分配，早期引脚规划，I/O功能及连接，存储器接口，时钟和PLL选择，同步开 I/O和时钟规划 (第25页) 关噪声(SSN) 设计入口 ( 第37 页) 编码风格和设计建议，SOPC Builder, 层次或者基于团队设计的规划 综合工具, 器件使用，消息，时序约束和分析，面积与时序优化，编译时间，验证， 设计实现、分析、优化和验证 (第 43 页) 功耗分析与优化 f 要了解关于Stratix V器件体系结构的详细信息，请参考 Stratix V Literature 页面。 要了解关于 Stratix V FPGAs 的最新的已知问题 , 请参考Knowledge Database。 © 2010 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS,