微机原理与接口技术PPT第六章.ppt

第六章 主存储器 第一节 内存储器件 6.1.1 内存储器概述 6.1.2 内存储器的分类 6.1.3 存储器芯片的主要技术指标 1. 存储容量 存储器芯片的存储容量 = 存储单元个数×每存储单元的位数。 2. 存取时间和存取周期 存取时间又称存储器访问时间，即启动一次存储器操 作（读或写）到完成该操作所需要的时间。CPU在读写存 储器时，其读写时间必须大于存储器的额定存取时间。 存取周期是连续启动两次独立的存储器操作所需间隔 的最小时间。若令存取时间为tA，存取周期为TC，则二者 的关系为TC≥tA。 6.1.4 随机存取存储器的存储元及外部特性 一、静态存储器 1. SRAM的存储元 静态RAM的基本存储电路（即存储元）一般是由6个MOS管组成的双稳态电路，如图6.1所示。 2. SRAM的外部特性 6264芯片是一个8K×8bit的CMOS SRAM芯片，其引脚如图6.2所示。 二、动态存储器 1. DRAM的存储元 单管动态存储元电路如图6.3所示。 2. DRAM的外部特性 图6.4所示为2164A的引脚图。 第二节 地址译码 CPU的地址线如何与存储芯片地址线连接？ 通常将CPU的地址引脚与同名的存储芯片的地址引脚 直接相连，CPU剩余的地址引脚，也即高位地址通过译 码连接存储芯片的片选端。 一、全地址译码方式 所谓全地址译码，就是构成存储器时要使用全部地址 总线信号，即所有的高位地址信号用来作为译码器的输入， 低位地址信号接存储芯片的地址输入线，从而使得存储器芯 片上的每一个单元在整个内存空间中具有唯一的一个地址。 例如图6.5所示。 6.2.2 常用的译码器件－－74LS138 又称为：3-8线译码器 。 其引脚图如图6.7所示，真值表如表6.1所示。 例：以8088为CPU的微型计算机系统，其RAM系统由8片 6264组成，要求存储范围为50000H~5FFFFH。利用 74LS138作为译码器件，采用全译码，其连接图如 图6.8所示。 第三节 内存储器扩展技术 6.3.1 存储容量的位扩展 6.3.2 存储容量的字扩展 原因：字扩展是对存储器容量的扩展。 字扩展的电路连接方法是：将每个芯片的AB、DB和CB同名 全部接在一起，只将片选端分别 引出到地址译码器的不同输出端， 即用片选信号来区别各个芯片的地 址。其连接示意图如图6.10所示。 6.3.3 存储容量的字位扩展 扩展时需要的芯片数量可以这样计算： 要构成一个容量为M?N位的存储器，若使用p?k位的芯 片（pM , kN），则构成这个存储器需要(M/p）? (N/k)个 这样的存储器芯片。 例6-1 用Intel 2164构成容量为128KB的内存。 分析：由于2164是64K×1的芯片，所以首先要进行位扩展。 用8片2164组成64KB的内存模块，然后再用两组这样 的模块进行字扩展。所需的芯片数为 （128/64）×（8/1）=16片。 连接示意图如图6.11所示。 综上所述，存储器容量的扩展可以分为3步： 第一，选择合适的芯片； 第二，根据要求将芯片“多片并连”进行位扩展，设计出满足字长要求的存储模块； 第三，将多组串联，对存储模块进行字扩展，构成符合要求的存储器系统。 A19～A0为： 1111 1??? ???? ???? ???? 即可访问6264存储单元。 A12～A0为： 0 0000 0000 0000~1 1111 1111 1111 故，该片的地址范围为：