2011时序逻辑可编程.ppt

可编程逻辑器件 —时序逻辑电路 实验目的 （1）了解时序逻辑电路的设计方法 （2）掌握集成计数器的级联方法 （3）掌握Quartus II软件中使用文本输入法和原理图输入法进行电路设计和仿真 预习要求 （1）熟悉中规模集成芯片74161的引脚排列和逻辑功能 （2）熟悉可编程时序逻辑设计的基本方法 实验内容 利用VHDL语言编程实现60进制计数器的时序逻辑功能，进行软件仿真和硬件测试。 报告要求 1）VHDL描述74161的程序 2）仿真波形 附录：Quartus II使用 1、file/new建VHDL文本文件，保存的同时新建一个工程，该工程名要和文件中的实体名相一致。 2、Start compilation开始编译 3、在file下新建波形文件用于仿真。Insert/insert node or bus/node find/list把端口全部导入波形图中，保存波形文件。点击 Start simulation,得结果。思考输入的不同进制如何切换？ 4、管脚锁定。输入输出端口配上实验板上FPGA的引脚，这是下载程序到实验板上的关键。 芯片选择：EP3C16Q240C8 思考：在做仿真时，Quartus提供了哪二种仿真？这二种仿真的区别，以及如 何调用这二种仿真？ 60进制仿真波形 试验箱LED电路图 管脚锁定 部件名称 LED1 LED2 LED3 LED4 引脚名称 Pin_237 Pin_238 Pin_239 Pin_240 部件名称 LED5 LED6 LED7 LED8 引脚名称 Pin_4 Pin_5 Pin_6 Pin_9 部件名称 CLK1 CLK2 CLK3 CLK4 引脚名称 Pin_31 Pin_33 Pin_210 Pin_212 CLK1,CLK2: 50MHz CLK3,CLK4: 20MHz 管脚锁定 部件名称 SW1 SW2 SW3 SW4 SW5 引脚名称 P72 P76 P80 P82 P84 部件名称 SW6 SW7 SW8 SW9 SW10 引脚名称 P86 P88 P94 P98 P100 部件名称 LED1 LED2 LED3 LED4 LED5 引脚名称 P237 P238 P239 P240 P4 部件名称 LED5 LED7 LED8 引脚名称 P5 P6 P9 LED灯 SW 拨码开关 architecture behav of counter161 is signal fre:integer range 0 to div_fre; signal clk_div:std_logic; entity counter161 is --generic(div_fre:integer:; generic(div_fre:integer:=1); port( clk,clear:in std_logic; qh,ql:buffer std_logic_vector(3 downto 0) ); end entity;