锁相频率合成器的设计.docVIP

目录 TOC \o 1-2 \h \z \u HYPERLINK \l _Toc404554148 摘要 PAGEREF _Toc404554148 \h 1 HYPERLINK \l _Toc404554149 1. 设计任务 PAGEREF _Toc404554149 \h 2 HYPERLINK \l _Toc404554150 2. 锁相频率合成器的硬件设计 PAGEREF _Toc404554150 \h 2 HYPERLINK \l _Toc404554151 2.1 锁相环基本原理 PAGEREF _Toc404554151 \h 2 HYPERLINK \l _Toc404554152 2.2 频率合成器总体设计方案 PAGEREF _Toc404554152 \h 3 HYPERLINK \l _Toc404554153 2.3 VCO电路设计(MAX2620) PAGEREF _Toc404554153 \h 4 HYPERLINK \l _Toc404554154 2.4 集成锁相环电路设计（MB1504） PAGEREF _Toc404554154 \h 6 HYPERLINK \l _Toc404554155 2.5 单片机控制电路设计 PAGEREF _Toc404554155 \h 9 HYPERLINK \l _Toc404554156 3. 软件设计 PAGEREF _Toc404554156 \h 11 HYPERLINK \l _Toc404554157 3.1 MB1504数据输入设计 PAGEREF _Toc404554157 \h 11 HYPERLINK \l _Toc404554158 3.2 程序流程设计 PAGEREF _Toc404554158 \h 13 HYPERLINK \l _Toc404554159 总结 PAGEREF _Toc404554159 \h 15 HYPERLINK \l _Toc404554160 参考文献 PAGEREF _Toc404554160 \h 16 PAGE 16 锁相频率合成器的设计 摘要 由锁相环构成的间接式频率合成器在无线通信领域发挥着非常重要的作用。通常采用锁相频率合成器的输出信号来作为无线接收机中的本振信号，以使直接频率调制器、频率解调器能够从输入信号中再生载波。 本文锁相频率合成器的整个设计方案，包括压控振荡器VCO电路设计、MB1504集成锁相环电路设计、以及单片机最小硬件系统、单片机与MB1504接口电路等硬件电路设计；软件方面，以MB1504串行数据输入格式为标准，通过分析MB1504串行数据传输时序图，建立了串行通信协议。 关键词：频率合成器；锁相环；控振荡器(VCO)  设计任务 设计一个基于锁相环的锁相频率合成器 2. 锁相频率合成器的硬件设计 2.1 锁相环基本原理 锁相环（PLL）是一个相位跟踪系统。图2-1显示了最基本的锁相环方框图。它包括三个基本部件，鉴相器（PD） 环路滤波器（LPF）和压控振荡器（VCO） AT89C51 AT89C51 PD MB1504 LPF RC滤波 VCO MAX2620 Ur(t) 控制信号 Ud(t) Uc(t) Uo(t) fvco 图2- 1 基本的锁相环方框图 设参考信号 （1） 式中 ur为参考信号的幅度 ωr为参考信号的载波角频率 θr(t)为参考信号以其载波相位ωrt为参考时的瞬时相位 若参考信号是未调载波时，则θr(t)= θ1=常数。 设输出信号为 （2） 式中 Uo为输出信号的振幅 ωo为压控振荡器的自由振荡角频率 θo (t)为参考信号以其载波相位ωot为参考时的瞬时相位, 在VCO未受控制前他是常数，受控之后他是时间函数。则两信号之间的瞬时相位差为 （3） 由频率和相位之间的关系可得两信号之间的瞬时频差为