AT89C52-外文资料翻译译文.docVIP

PAGE 第 PAGE 18 页 共 NUMPAGES 19 页 附件1：外文资料翻译译文 AT89C52中文资料 AT89C52是美国Atmel公司生产的低电压、高性能CMOS 8位单片机，片内含8KB的可反复檫写的程序存储器和12B的随机存取数据存储器（RAM），器件采用Atmel公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片内配置通用8位中央处理器（CPU）和Flash存储单元，功能强大的AT89C52单片机可灵活应用于各种控制领域。AT89C52单片机属于AT89C51单片机的增强型，与Intel公司的80C52在引脚排列、硬件组成、工作特点和指令系统等方面兼容。 其主要工作特性是： ?与MCS-51产品指令和引脚完全兼容 ?8k字节可重擦写Flash闪速存储器 ?1000次擦写周期 ?具有3个可编程定时器 ?全静态操作：0Hz-24MHz ?256×8字节内部RAM ?32个可编程I/O口线 ?3个16位定时/计数器 ?8个中断源 ?可编程串行uart通道 ?低功耗空闲和掉电模式 单片机正常工作时，都需要有一个时钟电路和一个复位电路。本设计中选择了内部时钟方式和按键电平复位电路，来构成单片机的最小电路。 功能特性描述： AT89C52是一种低功耗、高性能CMOS8位微控制器，具有8K 在系统可编程Flash 存储器。使用Atmel 公司高密度非易失性存储器技术制造，与工业80C51 产品指令和引脚完全兼容。片上Flash允许程序存储器在系统可编程，亦适于常规编程器。 AT89C52方框图 P0 口： P0 口是一组8 位漏极开路型双向I/O 口， 也即地址/数据总线复用口。作为输出口用时，每位能吸收电流的方式驱动8 个TTL逻辑门电路，对端口P0 写“1”时，可作为高阻抗输入端用。 在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8 位）和数据总线复用，在访问期间激活内部上拉电阻。 在Flash 编程时，P0 口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。 P1 口： P1 是一个带内部上拉电阻的8 位双向I/O 口， P1 的输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流(IIL)。 与AT89C51 不同之处是，P1.0 和P1.1 还可分别作为定时/计数器2 的外部计数输入（P1.0/T2）和输入（P1.1/T2EX），参见表1。 Flash 编程和程序校验期间，P1 接收低8 位地址。 表1 P1.0和P1.1的第二功能 引脚号 功能特性 P1.0 T2（定时/计数器2外部计数脉冲输入），时钟输出 P1.1 T2EX（定时/计数2捕获/重装裁触发和方向控制） P2 口： P2 是一个带有内部上拉电阻的8 位双向I/O 口，P2 的输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑门电路。对端口P2 写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流(IIL)。 在访问外部程序存储器或16 位地址的外部数据存储器（例如执行MOVX @DPTR 指令）时，P2 口送出高8 位地址数据。在访问8 位地址的外部数据存储器（如执行MOVX @RI 指令）时，P2 口输出P2 锁存器的内容。 Flash 编程或校验时，P2亦接收高位地址和一些控制信号。 P3 口： P3 口是一组带有内部上拉电阻的8 位双向I/O 口。P3 口输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑门电路。对P3 口写入“1”时，它们被内部上拉电阻拉高并可作为输入端口。此时，被外部拉低的P3 口将用上拉电阻输出电流（IIL）。 P3 口除了作为一般的I/O 口线外，更重要的用途是它的第二功能，如表2所示： 表2 P3口第二功能 端口引脚 第二功能 P3.0 RXD(串行输入口) P3.1 TXD（串行输出口） P3.2 INT0（外中断0） P3.3 INT1（外中断1） P3.4 T0（计时/计数器0外部输入） P3.5 T1（计时/计数器1外部输入） P3.6 WR（外部数据存储器写选通） P3.7 RD（外部数据存储器读选通） P3 口还接收一些用于Flash 闪速存储器编程和程序校验的控制信号。 RST： 复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将使单片机复位。 ALE/PROG： 当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8 位字节。一般情况下，ALE